ID bài viết: 000075095 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/03/2013

Phạm vi tần số cho bộ dao động bên trong cấu hình DCLK, trong các Cyclone® IV là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Sổ tay thiết bị Cyclone® IV không chứa dải tần số của bộ dao động bên trong dẫn đến đầu ra DCLK trong các chế độ cấu hình Active Serial (AS) và Active Parallel (AP).

Bảng dưới đây bao gồm phạm vi cho hai tùy chọn tần số:

OscillatorTối thiểuĐiển hìnhTối đaĐơn vị
40 MHz203040Mhz
20 MHz101520Mhz

 

 

Độ phân giải

Thông tin này đã được bao gồm trong phiên bản gần đây nhất của Sổ tay Thiết bị Cyclone® IV.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Cyclone® IV GX
FPGA Cyclone® IV E

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.