ID bài viết: 000074935 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/07/2019

Tại sao khối điều khiển xung Intel® FPGA IP xung xung (ALTCLKCTRL) không bị vô hiệu hóa khi đầu vào ena được hủy hiển thị?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® ALTCLKCTRL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy vấn đề này nếu khối điều khiển xung Intel® FPGA IP (ALTCLKCTRL) được cấu hình với chế độ "Đối với đường dẫn ngoài".

    Điều này là do đầu vào ena không được sử dụng bên trong trong chế độ này.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Thông tin này sẽ được cập nhật trong phiên bản tương lai của Hướng dẫn Sử dụng Lõi Xung giờ (ALTCLKCTRL).

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.