ID bài viết: 000074898 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/08/2012

Tại sao tôi thấy các hành vi vi phạm thời gian đo độ rộng xung tối thiểu đối với các thiết bị Stratix IV GT từ máy thu đến giao diện lõi FPGA cho tốc độ dữ liệu lớn hơn 10Gbps?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Thời gian vi phạm này sẽ được Timequest báo cáo® và là do một vấn đề trong Quartus® Phiên bản phần mềm II 9.0 SP2 khi sử dụng Stratix® Thiết bị IV GT.

    Đây là vấn đề phần mềm, các Stratix IV GT hoạt động như mong đợi ở silicon và bạn có thể bỏ qua các vi phạm thời gian này.

    Stratix IV GX không bị ảnh hưởng.

    Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® IV
    FPGA Stratix® IV GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.