ID bài viết: 000074773 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/06/2016

Thiếu tệp Tạo SignalTap II trong Ví dụ thiết kế Bộ điều khiển Bộ điều khiển Bộ xử lý Nios II lõi JESD204B

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Ví dụ thiết kế Nios II Bộ điều khiển Bộ xử lý không tạo ra các yêu cầu Tệp XML trong thư mục STP gỡ lỗi (/ed_nios/jesd204b_ed_qsys/altera_jesd204_tx_mlpcs_160/synth/gỡ lỗi/stp). Cần có cả tệp TCL và XML để tạo tệp SignalTap (STP) nhưng thư mục STP gỡ lỗi chỉ chứa build_stp.tcl Tập tin.

    Ví dụ thiết kế Đơn vị điều khiển máy trạng thái RTL và lõi IP JESD204B độc lập thế hệ không bị ảnh hưởng.

    Độ phân giải

    Tạo lõi IP JESD204B độc lập với các cài đặt tham số sau:

    Tùy chọn wrapper: Cả cơ sở và Phy

    Đường dẫn dữ liệu: Song công

    Thư mục STP gỡ lỗi của lõi IP bạn tạo ra phải bao gồm cả build_stp.tcl và jesd204b_base_phy_duplex.xml tệp.

    Bạn cũng có thể tham khảo các bước được nêu trong Hướng dẫn Sử dụng Lõi JESD204B IP, "Tạo tệp gỡ lỗi SignalTap II để phù hợp với thiết kế của bạn Chủ đề phân cấp". Khi tạo tệp STP trong ví dụ thiết kế gỡ lỗi thư mục STP, trỏ công tắc đầu vào tệp XML -xml_file đến thư mục gỡ lỗi lõi IP JESD204B độc lập của bạn (/altera_jesd204_tx_mlpcs_160/synth/debug/stp/jesd204b_base_phy_duplex.xml).

    Vấn đề này sẽ được khắc phục trong bản phát hành trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.