ID bài viết: 000074747 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 31/07/2017

Tại sao máy phát SDI mất đồng bộ sau khi định cấu hình lại bộ phận phân số fPLL?

Môi Trường

  • IP FPGA Intel® Arria® 10 Cyclone® fPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy bộ phát SDI bị mất đồng bộ do tần số không ổn định sau khi định cấu hình lại bộ phận phân số fPLL.

    Độ phân giải

    Để giải quyết vấn đề này, hãy đảm bảo bạn tính toán lại sau khi định cấu hình lại bộ phận phân số fPLL.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.