Do có vấn đề trong phần mềm Quartus® II phiên bản 12.0sp2 và cũ hơn, bạn có thể thấy cảnh báo này trong quá trình phù hợp (vị trí và tuyến đường) nếu thiết kế của bạn có nhiều Bộ điều khiển định cấu hình lại bộ thu phát Altera®.
Để giải quyết vấn đề này, thêm các hạn chế "create_generated_clock" mới cho mỗi hạn chế "sv_reconfig_pma_testbus_clk" của Bộ điều khiển Định cấu hình lại bộ thu phát. Các hạn chế mới nên được thêm vào tệp SDC của người dùng. Dưới đây là một ví dụ cho hai bộ điều khiển định cấu hình lại có INST_A và INST_B.
create_generated_clock -tên sv_reconfig_pma_testbus_clk_A -nguồn [get_pins -compatibility_mode -no_duplicates INST_A*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_A*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]
create_generated_clock -tên sv_reconfig_pma_testbus_clk_B -nguồn [get_pins -compatibility_mode -no_duplicates INST_B*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_B*sv_xcvr_reconfig_basic*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]
Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.