ID bài viết: 000074530 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 08/12/2017

Lỗi: cổng RST_N trên PLL không được kết nối đúng cách trên phiên bản

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® IOPLL
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong khi biên dịch trong phần mềm Intel® Quartus® Prime, bạn có thể thấy lỗi này trong giai đoạn tổng hợp nếu phiên bản IOPLL trong thiết kế Intel Arria® 10 hoặc Stratix® 10 không được kết nối với tín hiệu đặt lại hợp lệ.

     

    Độ phân giải

    Cổng đặt lại của IOPLL cần phải được điều khiển bằng chân đầu vào bên ngoài hoặc logic được tạo bên trong để IOPLL có thể được đặt lại nếu mất khóa.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.