ID bài viết: 000074528 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/04/2017

Có vấn đề nào đã biết với IP Cấu hình lại Altera PLL cho các thiết bị Arria 10, Stratix V, Arria V hoặc Cyclone V, những thiết bị có thể gây ra lỗi cấu hình lại không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Cấu hình lại PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có vấn đề với IP Cấu hình lại Altera® PLL cho các thiết bị Arria® 10, Stratix® V, Arria V và Cyclone® V trong các phiên bản phần mềm Quartus® Prime trước 16.1,

    Trong IP này, có một sự thiếu đồng bộ hóa tín hiệu đã khóa, một tín hiệu không đồng bộ nguồn từ PLL đang được định cấu hình lại. Điều này chạy nguy cơ nhỏ gây ra sự cố của máy trạng thái điều khiển định cấu hình lại mà nguồn cấp tín hiệu bị khóa, hoạt động trong tên mgmt_clk của bạn. Điều này có thể khiến yêu cầu định cấu hình lại không thành công.

    Độ phân giải

    Vấn đề này được khắc phục trong phần mềm Quartus Prime phiên bản 16.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Stratix® V
    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.