ID bài viết: 000074523 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/09/2013

TCCD mặc định cho Mã cứng thiết bị LPDDR2 thành 2 chu kỳ

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm LPDDR2.

    Vấn đề này áp dụng cho giao diện LPDDR2, khi LPDDR2-S2 thiết bị bộ nhớ được sử dụng. Thiết kế mẫu được tạo luôn đặt tCCD=2 chu kỳ cho các thiết bị LPDDR2, nhưng tCCD tối thiểu được hỗ trợ cho LPDDR2-S2 là 1 chu kỳ. Có tCCD=1 cho thiết bị LPDDR2-S2 có thể ảnh hưởng đến thiết kế Hiệu suất.

    Độ phân giải

    Giải pháp khắc phục sự cố này được mô tả dưới đây.

    Đối với các thiết kế sử dụng Bộ điều khiển hiệu suất cao II (HPCII):

    1. Trong trình chỉnh sửa văn bản, mở tệp /dut_example_design/example_project/dut_example/submodules/ *_example_if0_c0.v.
    2. Tìm kiếm .CFG_TCCD (2) và thay đổi nó thành .CFG_TCCD (1).

    Đối với các thiết kế sử dụng bộ điều khiển bộ nhớ cứng:

    1. Trong trình chỉnh sửa văn bản, mở tệp /dut_example_design/example_project/dut_example/submodules/ *_example_if0.v.
    2. Tìm kiếm và .ENUM_MEM_IF_TCCD (“TCCD_2”) thay đổi nó thành .ENUM_MEM_IF_TCCD (“TCCD_1”).

    Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.