ID bài viết: 000074483 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Có sự cố nào đã biết với biến thể DIMM (RDIMM) đã đăng ký của IP Bộ điều khiển hiệu suất cao DDR3 trong các phiên bản phần mềm Quartus II 9.1SP1 và SP2 không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có, ở Quartus® Phần mềm II và phiên bản IP 9.1SP1 và 9.1SP2, dòng bit cấu hình DDR3 RDIMM được lập trình vào mô-đun RDIMM theo thứ tự ngược. Để giải quyết vấn đề này, vui lòng đảo ngược bitstream trong tham RDIMM_CONFIG_BITS được tạo trong các tệp HDL được tạo bằng cách chỉnh sửa các phần sau:

nTrong tập _phy_alt_mem_phy_seq_wrapper.v
-Dòng: "localparam RDIMM_CONFIG_BITS = ..."
N
 
Và
 
Trong tập _phy.v
-Dòng: phy_alt_mem_phy_inst. RDIMM_CONFIG_BITS = ..."
 
ví dụ: nếu RDIMM_CONFIG_BITS = "0000000010101101000000000000000000000000000000000000000000000000"
 
nó sẽ cần được chnaged để RDIMM_CONFIG_BITS =
"0000000000000000000000000000000000000000000000001011010100000000"
 
Điều này sẽ được sửa trong phiên bản phần mềm Quartus II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.