Khi bạn đặt nhiều hơn bốn nhóm IP 40G BaseKR ở một bên của thiết bị Stratix® V, bạn có thể nhận được thông báo lỗi sau:
Lỗi (175001): Không thể đặt PLL phân số
Lỗi (177012): Chuyển từ đầu ra phản hồi PLL phân số sang PLL phân số bị tắc nghẽn
Lỗi này là do tắc nghẽn đồng hồ phản hồi fPLL do fPLL cần tài nguyên định tuyến bổ sung cho việc thay đổi đồng hồ tham chiếu.
Để giải quyết vấn đề này, bạn có thể thay đổi chế độ khôi phục PLL của mình sang chế độ "Khôi phục Trực tiếp" bằng cách thêm dòng sau vào tệp Tệp cài đặt Quartus® II (.qsf) của bạn.
set_instance_assignment -name PLL_COMPENSATION_MODE DIRECT -to *| |alt_e40_pma_sv_kr4:GEN_40BIT_PMA_SV. GEN_KR4_SV.pma|altera_pll_156M~FRACTIONAL_PLL
Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm Intel® Quartus® Prime phiên bản Pro