Mô tả
Khi bạn tạo ví dụ thiết kế JESD204B với cấu hình L=8, trong Biên dịch quartus của ví dụ thiết kế, bạn sẽ gặp phải những điều quan trọng sau Cảnh báo:
Critical Warning (18234): ATX PLLs < module name 1 > and < module name 2 > are < 0 > ATX PLLs apart. ATX PLLs with VCO frequencies within 100 MHz of each other must be separated by < 3 > or more ATX PLLs. The < 3 > or more intervening ATX PLLs can be operated at different VCO frequencies. Modify the ATX PLLs location constraints in the Assignment Editor to make ATX PLLs at least < 3 > ATX PLLS apart.
Độ phân giải
Để tiếp tục sử dụng bộ thu phát ở chế độ không liên kết, hãy gán lại dữ liệu nối tiếp chân trong các ngân hàng không tiếp tục mà sẽ đáp ứng các yêu cầu khoảng cách tối thiểu của ATX PLL. Đối với chế độ liên kết, sử dụng một ATX PLL duy nhất trong cấu hình liên kết xN để đồng hồ các kênh thu phát trong hai ngân hàng.
Vấn đề này sẽ được khắc phục trong bản phát hành trong tương lai.