ID bài viết: 000074207 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 19/11/2013

Làm cách nào để tắt Pre-CDR hoặc Post-CDR Reverse Serial Loopback trên các thiết bị thu phát Stratix V, Arria V và Cyclone V?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể vô hiệu hóa Pre-CDR hoặc Post-CDR Reverse Serial Loopback trên các thiết bị thu phát Stratix® V, Arria® V và Cyclone® V bằng cách viết 0 vào thanh ghi Offset Pre-CDR hoặc Post-CDR Reverse Serial Loopback PMA.

Các sản phẩm liên quan

Bài viết này áp dụng cho 12 sản phẩm

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA Arria® V GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.