ID bài viết: 000074131 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/06/2019

Tại sao IP trình kiểm tra mẫu dữ liệu Avalon-ST không đặt lại tất cả các bộ đếm và thống kê nội bộ khi bit RST của thanh ghi điều khiển bộ đếm được đặt thành 1?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • Intel® Quartus® Prime Phiên bản Pro
  • Xác nhận
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề trong Hướng dẫn sử dụng IP thiết bị ngoại vi nhúng (UG-01085 | 2019.04.01), nó xác định sai thanh ghi điều khiển bộ đếm RST bit là bit[8] trong Bảng 398. Mô tả trường điều khiển bộ đếm.
    Trên thực tế, bit RST nên được bit[1].
    Bạn có thể đặt lại tất cả các bộ đếm và thống kê bằng cách viết bit[1] thanh ghi điều khiển bộ đếm thành 1.

    Độ phân giải

    Vấn đề này hiện đang được lên lịch để giải quyết trong bản phát hành tương lai của Hướng dẫn sử dụng IP thiết bị ngoại vi nhúng trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 6 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Cyclone® IV E
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Cyclone® 10 LP
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.