Phần mềm Quartus® II báo cáo phạm vi khóa của bất kỳ PLL nào được sử dụng trong thiết kế trong Báo cáo biên dịch - Fitter - Sử dụng tài nguyên - Tóm tắt PLL. Phạm vi giữa khóa Freq min và khóa Freq tối đa được gọi là phạm vi khóa của PLL. Phần mềm Quartus II không chọn các giá trị tham số PLL để tối đa hóa phạm vi khóa.
Ví dụ: nếu bạn sử dụng 75MHz làm đồng hồ đầu vào trong Trình quản lý trình cắm PLL MegaWizard®, phạm vi khóa có thể là 70MHz đến 90MHz. Trong ứng dụng của bạn, bạn sẽ yêu cầu một phạm vi khóa ở bất cứ đâu từ 50MHz đến 100MHz. Do đó, phạm vi khóa của PLL này sẽ không thỏa yêu cầu đối với ứng dụng của bạn.
Bạn có thể sử dụng Trình quản lý trình cắm PLL MegaWizard trong phần mềm Quartus II để giúp tối đa hóa phạm vi khóa của bạn cho các thiết bị hỗ trợ tính năng chuyển đổi đồng hồ đầu vào. Mục đích của giải pháp này là không sử dụng chuyển đổi đồng hồ trong thiết kế cuối cùng, mà sử dụng tính năng này để trích xuất các giá trị tham số hợp lệ cho PLL để tối đa hóa phạm vi khóa bằng cách làm theo các bước sau:
1) Mở Trình quản lý trình cắm PLL MegaWizard.
2) Nhập tần số bạn muốn ở đầu thấp của phạm vi khóa của mình trong "Tần số đầu vào inclock0 của bạn là gì?". Ví dụ như ở trên, giá trị này sẽ là 50MHz.
3) Bật tùy chọn "Tạo tệp đầu ra bằng cách sử dụng tùy chọn 'Nâng cao' tham số PLL".
4) Bật tùy chọn "Tạo "inclk1" cho lần nghiêng thứ hai" và nhập kết thúc cao nhất của phạm vi khóa làm tần số cho inclk1. Ví dụ như ở trên, giá trị này sẽ là 100MHz.
5) Hoàn thành trình hướng dẫn PLL như bạn thường làm với phần còn lại của các tùy chọn được chọn và tỷ lệ xung xung đầu ra được xác định.
6) Biên dịch dự án của bạn và lưu ý phạm vi khóa như được hiển thị trong bản tóm tắt PLL. Nếu thỏa yêu cầu, hãy lưu ý tất cả các giá trị cho PLL từ báo cáo này, chẳng hạn như giá trị M, giá trị N, dòng điện bơm sạc, khả năng cản bộ lọc vòng lặp và dung lượng lọc Vòng lặp từ báo cáo tóm tắt PLL. Đồng thời lưu ý các giá trị cao/thấp và thậm chí hoặc lẻ cho mỗi đồng hồ đầu ra như trong báo cáo Sử dụng PLL.
7) Mở trình hướng dẫn PLL và tắt tùy chọn "Tạo một 'inclk1' cho một inclk thứ hai". Nhấp vào "Hoàn thành" để cập nhật tệp gói PLL.
8) Mở tệp đóng gói PLL. Khi sử dụng các tham số nâng cao, bạn có thể nhập trực tiếp các tham số PLL vào mã. Nếu tệp đóng gói là Verilog, hãy chuyển đến phần phân mảnh. Nếu tệp đóng gói là VHDL, hãy chuyển đến phần bản đồ chung. Sửa đổi tất cả các giá trị cho các tham số được liệt kê trong bước 6. Lưu các thay đổi.
9) Biên dịch dự án của bạn. Kết quả cuối cùng phải là PLL với phạm vi khóa mà bạn mong muốn.
10) Nếu phạm vi khóa quá gần tần số đầu vào của bạn, ví dụ, đầu cuối thấp là 50 MHz và bạn dự định sử dụng xung xung đầu vào 50 MHz, bạn có thể gặp khó khăn với PLL duy trì khóa nếu xung xung đầu vào bị jitter hoặc bất kỳ tần số nào ở dưới 50 MHz. Bạn có thể quyết định cung cấp một dải tần bảo vệ nhỏ cho tần số inclock0 và inclock1 của bạn trong trình hướng dẫn. Đối với ví dụ này, bạn có thể nhập 45MHz và 105MHz để phạm vi khóa mục tiêu của bạn từ 50MHz đến 100MHz cũng nằm trong phạm vi khóa PLL.
Nếu phần mềm Quartus II không thể triển khai phạm vi khóa mong muốn của bạn bằng cách sử dụng quy trình này, bạn sẽ nhận được lỗi trong Trình quản lý trình cắm PLL MegaWizard. Trong trường hợp đó, bạn sẽ phải xem xét các tùy chọn khác như cấu hình lại PLL để hỗ trợ dải tần số đồng hồ đầu vào bắt buộc của bạn.