ID bài viết: 000073687 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/06/2014

Không thể hiệu chuẩn Xảy ra khi máy RELEASE_CLEARS_BEFORE_TRI_STATES bật

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến DDR2 và DDR3, LPDDR2, QDR II và RLDRAM Sản phẩm II.

    Giao diện bộ nhớ dựa trên UniPHY được tạo ra trong Quartus II phiên bản 11.0 phần mềm trở lên và nhắm Arria II GZ, Stratix III, hoặc Stratix IV sẽ gặp lỗi hiệu chỉnh nếu cài đặt sau đây được bao gồm trong tệp QSF của dự án:

    set_global_assignment -name RELEASE_CLEARS_BEFORE_TRI_STATES ON

    Đối với giao diện bộ nhớ dựa trên Uniphy được tạo ra trong Quartus Phiên bản phần mềm II 12.0 trở lên và nhắm mục tiêu Arria II GZ, Stratix III, hoặc Stratix IV, thông báo sau xảy ra trong phân tích thời gian nếu RELEASE_CLEARS_BEFORE_TRI_STATES đặt thành ON:

    This design has the QSF assignment RELEASE_CLEARS_BEFORE_TRI_STATES set to ON. UniPHY IP in Stratix III and Stratix IV is not compatible with this setting. Set the RELEASE_CLEARS_BEFORE_TRI_STATES assignment to OFF to resolve the issue.
    Độ phân giải

    Trong mọi trường hợp, giải pháp khắc phục vấn đề này là đảm bảo rằng từ khóa được đặt tắt:

    set_global_assignment -tên của RELEASE_CLEARS_BEFORE_TRI_STATES TẮT

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® III
    FPGA Stratix® IV

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.