Ví dụ thiết kế hướng dẫn về trình thiết kế nền tảng

Hướng dẫn thiết kế hệ thống (trước đây là Qsys) của Trình thiết kế nền tảng (trước đây là Qsys) hướng dẫn bạn thực hiện quy trình xây dựng hệ thống kiểm tra bộ nhớ theo phương pháp từ trên xuống. Nó giới thiệu các khái niệm mới về cách ly phân cấp và các thành phần chung. Nó chứng minh các tính năng mới như khởi tạo một thành phần chung như hộp đen, kiểm tra các yêu cầu về tính toàn vẹn và giao diện của hệ thống, đồng bộ hóa cài đặt thiết bị và tài sản trí tuệ (IP) của phần mềm Intel® Quartus® Prime phiên bản Pro và Trình thiết kế nền tảng.

Thiết kế có thể mở rộng để kiểm tra bất kỳ giao diện phụ thuộc Avalon® Bộ nhớ được ánh xạ (Avalon®-MM) có khả năng truy cập đọc và ghi để bạn có thể sử dụng ví dụ thiết kế này làm điểm bắt đầu để kiểm tra nhiều loại bộ nhớ và giao diện khác.

Hướng dẫn thiết kế hệ thống Qsys - Phiên bản Tiêu chuẩn (PDF) cung cấp hướng dẫn từng bước để tạo và xác minh một thiết kế với công cụ tích hợp hệ thống trong phần mềm Intel® Quartus® Prime. Ví dụ thiết kế này bao gồm các linh kiện để thiết kế hệ thống kiểm tra bộ nhớ. Trong hướng dẫn, bạn thực hiện các bước sau:

• Tạo thiết kế trình kiểm tra bộ nhớ bằng cách sử dụng các thành phần trong công cụ tích hợp hệ thống
• Xây dựng thiết kế với các cấp hệ thống con phân cấp
• Lập trình trình FPGA tính hiệu quả bộ nhớ do người kiểm tra báo cáo
• Sử dụng các mô hình chức năng bus (BFM) để xác thực một trong các thành phần thiết kế trong mô phỏng
• Sử dụng bảng điều khiển hệ thống để điều khiển hệ thống bằng JTAG đến Avalon®-MM

Yêu cầu về phần mềm

Thiết kế này yêu cầu phần mềm Intel® Quartus® Prime mới, bao gồm:

• Nios® II thiết kế nhúng
• ModelSim*-Intel® FPGA mềm phiên bản Starter

Tải xuống Intel® Quartus® mềm Prime phiên bản Tiêu chuẩn

Tải xuống Intel® Quartus® mềm Prime phiên bản Pro

Sử dụng ví dụ thiết kế

• Ví dụ thiết kế hướng dẫn về trình thiết kế Intel® Arria® 10 FPGA (.zip)
  • Tệp ZIP chứa tất cả các tệp phần cứng và phần mềm cần thiết để làm theo các quy trình trong Hướng dẫn Thiết kế Hệ thống Thiếtkế Nền tảng , cùng với một thiết kế hoàn chỉnh. Mục tiêu thiết kế Intel® Arria® bộ phát triển FPGA 10 GX, với thẻ con DDR4 SDRAM được cài đặt. Thiết kế đã được thử nghiệm trong Intel® Quartus® mềm Prime Phiên bản Pro v17.0.
• Ví dụ thiết kế hướng dẫn Qsys cho Intel® Arria® 10 FPGA (.zip)
  • Tệp ZIP chứa mục tiêu thiết kế hoàn chỉnh Intel® Arria® bộ phát triển FPGA 10 GX, với thẻ con DDR4 SDRAM được cài đặt. Thiết kế đã được thử nghiệm trong Intel® Quartus® mềm Prime Phiên bản Tiêu chuẩn v16.1.
• Ví dụ thiết kế hướng dẫn Qsys (.zip)
  • Tệp ZIP chứa tất cả các tệp phần cứng và phần mềm cần thiết để làm theo các quy trình trong Hướng dẫn thiết kế hệ thống Qsys và sử dụng ví dụ thiết kế. Mục tiêu thiết kế các bộ phát triển sau:
    • bộ Nios® II đánh giá nhúng (NEEK), Cyclone® bản III
    • Bộ phát triển FPGA Arria® II GX
    • Bộ phát triển Stratix® IV GX FPGA
  • Tệp README có trong thiết kế này cung cấp hướng dẫn cách chuyển thiết kế này sang bo mạch tùy chỉnh của riêng bạn đáp ứng các yêu cầu về bo mạch sau:
    • Stratix, số Cyclone hoặc chuỗi Arria® hành FPGA
      • Có sẵn các yếu tố logic 12K (LEs) hoặc bảng tra cứu thích ứng (ALUTs)
      • Bit bộ nhớ 128K khả dụng
    • Kết nối cáp lập trình JTAG
    • Bộ nhớ ngoài để kiểm tra và bộ điều khiển bộ nhớ với giao Avalon®-MM thụ động

Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của thỏa thuận cấp phép thiết kế tham chiếu phần cứng Intel.

Sơ đồ khối

Tham khảo biểu đồ khối dưới đây để biết tổng quan về cấu trúc thiết kế và các thành phần hoặc lõi hệ thống đi kèm với ví dụ.