Giới thiệu
| Lõi IP | Phân loại Lõi IP |
|---|---|
| Nios V/g Processor Intel FPGA IP | Processors and Peripherals |
| IOPLL Intel FPGA IP | PLL |
| Reset Release Intel FPGA IP | Configuration and Programming |
| JTAG to Avalon Master Bridge Intel FPGA IP | Memory Mapped |
Mô tả chi tiết
Thiết kế thể hiện khả năng điều khiển đồng bộ lên đến hai động cơ đồng bộ nam châm vĩnh cửu ba pha (PMSM) hoặc động cơ DC không chổi than (BLDC). Bạn có thể điều chỉnh thiết kế cho các loại động cơ khác. Để đơn giản, Drive-On-Chip cho Thiết bị Intel Agilex® 7 được xuất bản với bảng nguồn và mô hình động cơ được tổng hợp và lập trình trong cùng một loại vải FPGA loại bỏ nhu cầu thiết lập động cơ vật lý. Mô hình động cơ và bo mạch điện được thiết kế bằng cách sử dụng DSP Builder Advanced Blockset của Intel. Mô hình kết quả được bao gồm trong gói thiết kế ví dụ này. Người dùng chỉ cần một Bộ phát triển FPGA Agilex® 7 để chạy ví dụ, mô hình động cơ và công suất giúp điều chỉnh và kiểm tra hệ thống điều khiển trước khi sử dụng giai đoạn năng lượng vật lý. Mô hình động cơ và bo mạch điện dựa trên bo mạch Intel® Tandem Motion 48V trước đây, được mô tả trong AN773 và AN669.