Giới thiệu
Ví dụ thiết kế này cho thấy chức năng đọc ID chip bằng cách sử dụng Giao diện truyền phát trực tiếp Avalon® Intel® FPGA IP với Bộ phát triển Intel Agilex® 7 FPGA. Chức năng đọc ID chip được triển khai trong Verilog và kết nối với IP giao tiếp với bộ nhớ flash.
Lõi IP
(3)
| Lõi IP | Phân loại Lõi IP |
|---|---|
| Mailbox Client with Avalon Streaming Interface Intel FPGA IP | Other |
| Reset Release Intel FPGA IP | Other |
| In-System Sources & Probes Intel FPGA IP | Other |
Mô tả chi tiết
Trong Intel Agilex 7 FPGAs IP để thực hiện đọc ID chip không còn khả dụng. Do đó, logic tùy chỉnh phải được tạo và kết nối với Mailbox Avalon® ST Client Intel FPGA IP để thực hiện đọc ID chip. Thiết kế tham chiếu này cho biết việc sử dụng Intel FPGA IP Mailbox Avalon® ST Client để thực hiện đọc id chip. Hướng dẫn được minh họa bằng cách sử dụng Signal Tap.