Intel® Arria® 10 FPGA – Ví dụ thiết kế Ethernet ba tốc độ và PHY gốc

Intel® Arria® 10 FPGA – Ví dụ thiết kế Ethernet ba tốc độ và PHY gốc

715131
4/25/2017

Giới thiệu

Ví dụ thiết kế này thể hiện các chức năng của Intel® Arria® lõi Ethernet ba tốc độ (TSE) 10 FPGA và Intel Arria 10 IP PHY gốc của bộ thu phát trên bo mạch phát triển SI Intel Arria 10 FPGA.

Chi tiết thiết kế

Dòng thiết bị

FPGA Intel® Arria® 10 và FPGA SoC

Phiên bản Quartus

Intel® Quartus® Prime Phiên bản Tiêu chuẩn

Phiên bản Quartus

16.1

Lõi IP (26)
Lõi IP Phân loại Lõi IP
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Clock Crossing Bridge QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Arria 10 Transceiver Native PHY TransceiverPHY
Triple-Speed Ethernet Ethernet
Transceiver PHY Reset Controller TransceiverPHY
Altera Arria 10 XCVR Reset Sequencer Other
Arria 10 FPLL ClocksPLLsResets

Mô tả chi tiết

Chuẩn bị mẫu thiết kế trong GUI phần mềm Quartus Prime (phiên bản 14.1 trở lên)


Lưu ý: Sau khi tải xuống ví dụ thiết kế, bạn phải chuẩn bị mẫu thiết kế. Tệp bạn đã tải xuống có dạng tệp <project>.par chứa phiên bản nén của tệp thiết kế của bạn (tương tự như tệp .qar) và siêu dữ liệu mô tả dự án. Sự kết hợp của thông tin này là những gì tạo thành một tệp <project>.par. Trong bản phát hành 16.0 hoặc mới hơn, bạn chỉ cần nhấp đúp vào tệp <project>.par và Quartus sẽ khởi chạy dự án đó.


Phương tiện thứ hai để hiển thị mẫu dự án là thông qua Trình hướng dẫn dự án mới (Tệp -> Trình hướng dẫn dự án mới). Sau khi nhập tên dự án và thư mục trên bảng điều khiển đầu tiên, bảng điều khiển thứ hai sẽ yêu cầu bạn chỉ định một dự án hoặc mẫu dự án trống. Chọn mẫu dự án. Bạn sẽ thấy danh sách các dự án Mẫu thiết kế mà bạn đã tải trước đó cũng như các "Thiết kế sơ đồ chân đường cơ sở" khác nhau có chứa sơ đồ chân và cài đặt cho nhiều bộ công cụ phát triển khác nhau. Nếu bạn không thấy mẫu thiết kế của mình trong danh sách, hãy nhấp vào liên kết cho biết cài đặt Mẫu thiết kế được khoanh tròn bên dưới:



Duyệt đến tệp <project>.par bạn đã tải xuống, nhấp vào tiếp theo, tiếp theo là Kết thúc và mẫu thiết kế của bạn sẽ được cài đặt và hiển thị trong ngăn Trình điều hướng Dự án trong Quartus.


Lưu ý: Khi một thiết kế được lưu trữ trong Cửa hàng Thiết kế dưới dạng mẫu thiết kế, nó đã được kiểm tra hồi quy trước đó đối với phiên bản phần mềm Quartus đã nêu. Hồi quy đảm bảo mẫu thiết kế vượt qua các bước phân tích/tổng hợp/lắp ráp/lắp ráp trong quy trình thiết kế Quartus.



Chuẩn bị mẫu thiết kế trong dòng lệnh phần mềm Quartus Prime


Tại dòng lệnh, gõ lệnh sau:

quartus_sh --platform_install -package <thư mục dự án>/<project>.par


Sau khi quá trình hoàn tất, hãy nhập:

quartus_sh --platform -name <dự án>



Lưu ý:

* Phiên bản ACDS: 16.1.0 Standard


Chi tiết thiết kế

Dòng thiết bị

FPGA Intel® Arria® 10 và FPGA SoC

Phiên bản Quartus

Intel® Quartus® Prime Phiên bản Tiêu chuẩn

Phiên bản Quartus

16.1