Intel Agilex® 7 FPGA - Ứng dụng khách hộp thư với QSPI Flash Access và Ví dụ thiết kế cập nhật hệ thống từ xa

Intel Agilex® 7 FPGA - Ứng dụng khách hộp thư với QSPI Flash Access và Ví dụ thiết kế cập nhật hệ thống từ xa

714805
12/12/2022
Hiện có phiên bản mới hơn của phần mềm này, bao gồm các cập nhật về chức năng và bảo mật. Khách hàng cần bấm vào đâyhere để cập nhật lên phiên bản mới nhất.

Giới thiệu

Thiết kế tham chiếu này thực hiện lõi Intel® FPGA IP máy khách hộp thư trong một Intel Agilex® 7 FPGA với truy cập flash QSPI và cập nhật hệ thống từ xa.

Bộ Phát triển

Bộ phát triển Thu phát SoC Intel® Agilex™ Chuỗi F DK-SI-AGF014E3ES

Chi tiết thiết kế

Dòng thiết bị

FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
Phiên bản Quartus

Intel® Quartus® Prime Phiên bản Pro
Phiên bản Quartus

22.3
Lõi IP (23)
Lõi IP Phân loại Lõi IP
Altera In-System Sources & Probes SimulationDebugVerification
Reset Controller QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
altera_config_stream_endpoint Debug & Performance
altera_jtag_avalon_master QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Top level generated instrumentation fabric Debug & Performance
Altera SDM Mbox Bridge Configuration and Programming
Altera SDM GPO Configuration and Programming
Altera SDM GPI Configuration and Programming
Altera FPGA2SDM Bridge Configuration and Programming
Altera SDM IRQ Configuration and Programming
Altera SDM2FPGA Bridge Configuration and Programming
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect

Mô tả chi tiết

Máy khách Hộp thư Intel FPGA IP là cầu nối giữa máy chủ lưu trữ và Trình quản lý Thiết bị Bảo mật (SDM). Máy khách Hộp thư Intel FPGA IP được sử dụng để gửi lệnh đến SDM và trả về phản hồi cho máy chủ. Máy khách Hộp thư Intel FPGA IP là một thành phần phụ Avalon MM phải kết nối với Avalon MM Master.


Trong thiết kế tham chiếu này, IP Cầu Chính JTAG-to-Avalon hoạt động như bộ điều khiển máy chủ kết nối với lõi Intel FPGA IP của Máy khách Hộp thư. IP Cầu chính JTAG-to-Avalon dịch các lệnh mà nó nhận được từ Bảng điều khiển Hệ thống sang định dạng Ánh xạ Bộ nhớ (Avalon MM) Avalon mà Máy khách Intel FPGA IP Hộp thư yêu cầu. Máy khách Hộp thư Intel FPGA IP sau đó điều khiển lệnh và nhận phản hồi từ SDM.


Tập lệnh rsu1.tcl cung cấp các ví dụ để thực hiện các chức năng lệnh có sẵn được SDM hỗ trợ. Bạn có thể chạy các chức năng có sẵn trong tập lệnh rsu1.tcl vie Bảng điều khiển hệ thống của phần mềm Intel Quartus Prime Pro để thực hiện các thao tác sau,

  • Đọc FPGA IDCODE
  • Đọc FPGA CHIP ID
  • Các hoạt động truy cập flash QSPI như đọc và ghi vào bộ nhớ flash
  • Các thao tác Cập nhật Hệ thống Từ xa (RSU) như đọc trạng thái RSU, kích hoạt cấu hình lại hình ảnh khác trong flash và cập nhật hình ảnh cấu hình trong flash.

Tập lệnh rsu1.tcl có thể được tải xuống từ liên kết được cung cấp bên dưới.

https://www.intel.com/content/dam/altera-www/global/en_US/others/support/devices/configuration/rsu1.tcl


Để biết thêm chi tiết

1. Tham khảo Hướng dẫn Sử dụng Intel FPGA IP Máy khách Hộp thư


2. Tham khảo Chương 4. Cập nhật Hệ thống Từ xa (RSU) trong Hướng dẫn Sử dụng Cấu hình Intel Agilex


Bộ Phát triển

Bộ phát triển Thu phát SoC Intel® Agilex™ Chuỗi F DK-SI-AGF014E3ES

Chi tiết thiết kế

Dòng thiết bị

FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
Phiên bản Quartus

Intel® Quartus® Prime Phiên bản Pro
Phiên bản Quartus

22.3