Stratix® V 5SEE9 FPGA

Thông số kỹ thuật

Thông số I/O

Thông số gói

Thông tin bổ sung

Đặt hàng và tuân thủ

Thông tin đặt hàng và thông số kỹ thuật

Stratix® V 5SEE9 FPGA 5SEE9F45C2G

  • MM# 99A1HK
  • Mã THÔNG SỐ SRJH1
  • Mã đặt hàng 5SEE9F45C2G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 697492

Stratix® V 5SEE9 FPGA 5SEE9F45C3G

  • MM# 99A1HM
  • Mã THÔNG SỐ SRJH3
  • Mã đặt hàng 5SEE9F45C3G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 726088

Stratix® V 5SEE9 FPGA 5SEE9F45C4G

  • MM# 99A1HN
  • Mã THÔNG SỐ SRJH4
  • Mã đặt hàng 5SEE9F45C4G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 725572

Stratix® V 5SEE9 FPGA 5SEE9F45I2G

  • MM# 99A1HP
  • Mã THÔNG SỐ SRJH5
  • Mã đặt hàng 5SEE9F45I2G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 725684

Stratix® V 5SEE9 FPGA 5SEE9F45I3G

  • MM# 99A1HT
  • Mã THÔNG SỐ SRJH7
  • Mã đặt hàng 5SEE9F45I3G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 725570

Stratix® V 5SEE9 FPGA 5SEE9F45I4G

  • MM# 99A1HW
  • Mã THÔNG SỐ SRJH9
  • Mã đặt hàng 5SEE9F45I4G
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 726006

Ngừng sản xuất và ngừng cung cấp

Stratix® V 5SEE9 FPGA 5SEE9H40I3LN

  • MM# 969141
  • Mã THÔNG SỐ SR7NZ
  • Mã đặt hàng 5SEE9H40I3LN
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • ID Nội dung MDDS 693369

Stratix® V 5SEE9 FPGA 5SEE9F45I3L

  • MM# 969758
  • Mã THÔNG SỐ SR864
  • Mã đặt hàng 5SEE9F45I3L
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 694949

Stratix® V 5SEE9 FPGA 5SEE9H40I2N

  • MM# 969759
  • Mã THÔNG SỐ SR865
  • Mã đặt hàng 5SEE9H40I2N
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • ID Nội dung MDDS 693869

Stratix® V 5SEE9 FPGA 5SEE9F45C4N

  • MM# 970655
  • Mã THÔNG SỐ SR8W2
  • Mã đặt hàng 5SEE9F45C4N
  • Stepping A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID Nội dung MDDS 746296698413

Stratix® V 5SEE9 FPGA 5SEE9H40C2L

  • MM# 970656
  • Mã THÔNG SỐ SR8W3
  • Mã đặt hàng 5SEE9H40C2L
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • ID Nội dung MDDS 697678

Stratix® V 5SEE9 FPGA 5SEE9H40C2LN

  • MM# 970657
  • Mã THÔNG SỐ SR8W4
  • Mã đặt hàng 5SEE9H40C2LN
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • ID Nội dung MDDS 693397

Stratix® V 5SEE9 FPGA 5SEE9H40I3L

  • MM# 970658
  • Mã THÔNG SỐ SR8W5
  • Mã đặt hàng 5SEE9H40I3L
  • Stepping A1
  • ECCN 3A991
  • CCATS NA
  • ID Nội dung MDDS 701756

Thông tin về tuân thủ thương mại

  • ECCN Khác nhau tùy theo sản phẩm
  • CCATS Khác nhau tùy theo sản phẩm
  • US HTS 8542390001

Thông tin PCN

SR864

SR8W5

SRJH5

SR8W4

SR8W3

SRJH7

SR8W2

SRJH9

SRJH1

SRJH3

SR865

SRJH4

SR7NZ

Trình điều khiển và Phần mềm

Trình điều khiển & phần mềm mới nhất

Các bản tải xuống khả dụng:
Tất cả

Tên

Ngày phát hành

Ngày sản phẩm được giới thiệu lần đầu tiên.

Thuật in thạch bản

Thuật in thạch bản đề cập đến công nghệ bán dẫn được sử dụng để sản xuất một mạch tích hợp và được báo cáo bằng nanomet (nm), cho biết kích thước của các tính năng được tích hợp trên bóng bán dẫn.

Yếu tố logic (LE)

Các phần tử logic (LE) là đơn vị logic nhỏ nhất trong cấu trúc Intel® FPGA. Các LE nhỏ gọn và cung cấp các tính năng tiên tiến với việc sử dụng logic hiệu quả.

Môđun logic thích ứng (ALM)

Mô-đun logic thích ứng (ALM) là khối xây dựng logic trong các thiết bị Intel FPGA được hỗ trợ và được thiết kế để tối đa hóa cả hiệu năng và khả năng sử dụng. Mỗi ALM có một số chế độ hoạt động khác nhau và có thể thực hiện nhiều chức năng logic tổ hợp và tuần tự khác nhau.

Đăng ký môđun logic thích ứng (ALM)

Thanh ghi ALM là các bit thanh ghi (flip-flop) được chứa bên trong các ALM và được sử dụng để thực hiện logic tuần tự.

Vòng khóa pha (PLL) khung và I/O

Vải và IO PLL được sử dụng để đơn giản hóa việc thiết kế và triển khai mạng đồng hồ trong cấu trúc Intel FPGA và cả mạng đồng hồ được liên kết với các ô IO trong thiết bị.

Bộ nhớ nhúng tối đa

Tổng dung lượng của tất cả các khối bộ nhớ nhúng trong kết cấu có thể lập trình của thiết bị Intel FPGA.

Khối xử lý tín hiệu kỹ thuật số (DSP)

Khối xử lý tín hiệu kỹ thuật số (DSP) là khối xây dựng toán học trong các thiết bị Intel FPGA được hỗ trợ và chứa các bộ tích lũy và nhân hiệu năng cao để thực hiện nhiều chức năng xử lý tín hiệu kỹ thuật số.

Định dạng xử lý tín hiệu số (DSP)

Tùy thuộc vào dòng thiết bị Intel FPGA, khối DSP hỗ trợ các định dạng khác nhau như dấu phẩy động cứng, điểm cố định cứng, tăng cường và tích lũy, và chỉ tăng cường.

Bộ điều khiển bộ nhớ cứng

Bộ điều khiển bộ nhớ cứng được sử dụng để kích hoạt hệ thống bộ nhớ ngoài hiệu năng cao gắn với Intel FPGA. Bộ điều khiển bộ nhớ cứng tiết kiệm điện và tài nguyên FPGA so với bộ điều khiển bộ nhớ mềm tương đương, đồng thời hỗ trợ hoạt động tần số cao hơn.

Giao diện bộ nhớ ngoài (EF)

Các giao thức giao diện bộ nhớ ngoài được hỗ trợ bởi thiết bị Intel FPGA.

Tổng số I/O Người dùng Tối đa

Số lượng chân I/O cho mục đích chung tối đa trong thiết bị Intel FPGA, trong gói lớn nhất hiện có.
† Số lượng thực tế có thể thấp hơn tùy thuộc vào gói hàng.

Hỗ trợ Tiêu chuẩn I/O

Các tiêu chuẩn giao diện I/O cho mục đích chung được hỗ trợ bởi thiết bị Intel FPGA.

Số Cặp LVDS tối đa

Số cặp LVDS tối đa có thể được định cấu hình trong thiết bị Intel FPGA, trong gói lớn nhất hiện có. Tham khảo tài liệu thiết bị để biết số cặp LVDS RX và TX thực tế theo loại gói.

Tùy chọn gói

Các thiết bị Intel FPGA có sẵn với các kích thước gói khác nhau, số lượng IO và bộ thu phát khác nhau, để phù hợp với yêu cầu hệ thống của khách hàng.