Ví dụ này mô tả thiết kế ROM một cổng 256 bit x 8 bit với một cổng địa chỉ để hoạt động đọc trong VHDL. Các công cụ tổng hợp có thể phát hiện các thiết kế ROM trong mã HDL và tự động suy ra altsyncram hoặc các lpm_rom năng lớn tùy thuộc vào kiến trúc thiết bị mục tiêu.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel® Design Example.
Bảng 1. Danh sách cổng ROM một cổng
| Mô tả loại | tên | cổng |
|---|---|---|
| phần bổ trợ[7:0] | Nhập | Địa chỉ đọc 8 bit |
| Clk | Nhập | Đầu vào đồng hồ |
| q[7:0] | Ra | Đầu ra dữ liệu 8 bit |