VHDL: Cây bộ bổ sung nhị phân

author-image

By

Ví dụ này mô tả một cây trình bổ sung nhị phân 8 bit trong VHDL. Đối với các thiết bị có bảng tra cứu 4 đầu vào trong các yếu tố logic (LEs), việc sử dụng cấu trúc cây bổ trợ nhị phân có thể cải thiện đáng kể hiệu suất.

Hình 1. Biểu đồ cấp cao nhất của cây bổ trợ nhị phân.

Tải xuống các tệp được sử dụng trong ví dụ này:

Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu thiết kế Intel®.

Bảng 1. Danh sách cổng cây bổ sung nhị phân

Mô tả loạitên cổng
a[7:0], b[7:0], c[7:0],
d[7:0], e[7:0]
Nhập Đầu vào dữ liệu 8 bit
Clk Nhập Đầu vào đồng hồ
kết quả[7:0] Ra Đầu ra dữ liệu 8 bit

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.