Ví dụ này mô tả thiết kế hệ số nhân không được ký hiệu 8 bit với I/O đã đăng ký trong VHDL.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®.
Bảng 1. Danh sách cổng nhân chưa được ký
| Mô tả loại | tên | cổng |
|---|---|---|
| a[7:0], b[7:0] |
Nhập | Đầu vào dữ liệu đã đăng ký, chưa đăng ký 8 bit. Dữ liệu đầu vào được đưa vào hệ số nhân ở mỗi chu kỳ đồng hồ |
| Clk | Nhập | Đầu vào đồng hồ |
| Rõ ràng | Nhập | Đầu vào rõ ràng không đồng bộ |
| kết quả[15:0] | Ra | Đầu ra dữ liệu đã đăng ký 16 bit |