Hệ thống bộ xử lý cứng (HPS) trong các thiết bị Intel SoC có giao diện HPS-to-FPGA AXI* Bridge (h2f) để giao tiếp với bộ nhớ và thiết bị ngoại vi trong lõi FPGA. Ví dụ này tạo tức thì một HPS cùng với thành phần bộ nhớ trên chip thụ động AXI trong Trình thiết kế nền tảng (trước đây là Qsys) và chứng minh cách mô phỏng thiết kế. Hệ thống testbench sử dụng mô hình chức năng bus Mentor Graphics* Master (BFM) để mô hình hóa giao diện Cầu HPS AXI giao tiếp với logic lõi FPGA tối ưu.
Sử dụng ví dụ thiết kế này
Tải xuống tệp HPS_h2f_axi_sim.zip và giải nén nội dung của tệp. Ví dụ thiết kế này yêu cầu Intel® Quartus® Prime phần mềm v13.1 trở lên.
Tệp ZIP bao gồm các thư mục IP và thư mục mô phỏng sau để chạy mô phỏng và xem kết quả:
- Hệ thống Qsys cấp cao nhất được gọi là HPS_h2f_axi_sim.qsys
- Các tệp bộ nhớ AXI Slave trong ip/ thư mục
- Các tập tin mô phỏng trong HPS_h2f_axi_simulation_example/ thư mục như sau:
- testbench/mentor/ - Chứa các tệp thiết lập để chạy mô phỏng bằng ModelSim*. Tệp lệnh chính là run_sim.tcl.
- testbench/HPS_h2f_axi_sim_tb/simulation/- Bao gồm chương trình kiểm tra và kiểm tra cấp cao nhất. Tập tin testbench cấp cao nhất được HPS_h2f_axi_sim_tb.v và chương trình kiểm tra master_test_program.sv.
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ - Thư mục con chứa các tệp Verilog cần thiết để biên dịch thiết kế.
Thiết bị kiểm tra cấp cao nhất lập tức mô hình mô phỏng HPS, nguồn đồng hồ, nguồn đặt lại và chương trình kiểm tra chính. Chương trình thử nghiệm gửi lệnh từ mô hình HPS BFM sử dụng giao diện Cầu H2f AXI đến bộ nhớ AXI Slave. Chương trình thử nghiệm thực hiện kiểm tra định hướng để bắt đầu bốn lần ghi, sau đó là bốn lần đọc, sau đó là hai lần ghi dữ liệu và hai lần đọc dữ liệu. Cuối cùng, chương trình thử nghiệm xác minh rằng dữ liệu đọc từ bộ nhớ AXI Slave khớp với dữ liệu được viết.
Bạn có thể sử dụng kịch bản mô phỏng đi kèm để chạy mô phỏng với trình mô phỏng Mentor Graphics ModelSim-Intel® FPGA Edition. Để chạy mô phỏng, bạn cần có giấy phép Bộ xác minh IP Xác minh Mentor Graphics AXI đã cài đặt, được bao gồm trong giấy phép Intel® Quartus® Prime phiên bản Tiêu chuẩn và Pro. Để khởi chạy phần mềm ModelSim-Intel FPGA Edition, hãy sử dụng lệnh được hiển thị bên dưới với đường dẫn -mvchome trỏ đến thư mục cài đặt chính xác:
vsim -mvchome $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/common
Khởi chạy phần mềm ModelSim-Intel FPGA Edition từ HPS_h2f_axi_simulation_example/testbench/mentor/directory. Sau đó, bạn có thể chạy mô phỏng và xem dạng sóng bằng cách thực hiện lệnh run_sim.tcl.
Chương trình thử nghiệm trong master_test_program.sv dựa trên ví dụ được cung cấp trong Bộ IP Xác minh Mentor Graphics AXI (Phiên bản Intel FPGA) được mô tả chi tiết hơn trong chương 6 của Mentor VIP Intel FPGA Edition SSD, AXI3 và Hướngdẫn sử dụng AXI4 (PDF) .
Hướng dẫn sử dụng cũng chứa một ví dụ với BFM Chính và Thụ động từ ngược lại trong Chương 12 và hướng dẫn chạy mô phỏng bằng trình mô phỏng ModelSim-Intel FPGA, Questa và VCS.