Thiết kế dành cho quân đội, hàng không vũ trụ và chính phủ của FPGA
Ví dụ thiết kế RF trực tiếp
Xem video nổi bật hoặc đọc tóm tắt giải pháp.
Video tính năng nhanh nhẹn và băng rộng dành cho Thiết kế FPGA Intel® Direct RF Series
Video ví dụ về thiết kế buồng điều khiển ADC/DAC
Video ví dụ về thiết kế Bộ định kênh Băng rộng
Video ví dụ về thiết kế chùm tia trễ thời gian
Tóm lược giải pháp |
Mô tả |
Tính năng |
Ứng dụng |
|---|---|---|---|
Để giúp người dùng mới hiểu nhanh hơn các khả năng của Intel® Direct RF FPGA và cho phép khả năng đánh giá ngay lập tức, Intel đã phát triển các ví dụ về thiết kế buồng điều khiển của bộ chuyển đổi analog sang kỹ thuật số (ADC) hoặc bộ chuyển đổi kỹ thuật số sang analog (DAC). Thiết kế này có giao diện người dùng đồ họa (GUI) để khám phá và cấu hình các khối ô analog với nhiều cài đặt khác nhau. Chúng bao gồm việc định cấu hình các chế độ thập phân hoặc nội suy của bộ chuyển đổi tăng/giảm, tần số trung tâm của lộ trình và bộ tinh chỉnh, cài đặt chế độ lặp lại, tốc độ mẫu, và tương tự. |
Tốc độ lấy mẫu lên đến 64 GSPS Cấu hình NCO Cài đặt chế độ thập phân/nội suy Trình xem Dạng sóng ADC Bộ tạo dạng sóng DAC Đồng bộ hóa đa cổng Đặc tính hiệu suất RF Hỗ trợ Bộ công cụ phát triển FPGA Intel® Stratix® 10 AX và FPGA Intel Agilex® 9 |
Đánh giá ADC/DAC |
|
| Để giới thiệu khả năng FPGA Intel® Direct RF, Intel đã phát triển ví dụ về thiết kế Bộ định kênh Băng rộng. Thiết kế này có ngân hàng bộ lọc đa pha được phát triển bằng cách sử dụng DSP Builder for Intel® FPGAs, công cụ thiết kế dành cho các nhà phát triển DSP. Dữ liệu từ bộ chuyển đổi analog sang kỹ thuật số (ADC) được phát trực tiếp vào bộ định kênh bao gồm bộ lọc đa pha nguyên mẫu và khối FFT 64 pha. | Tốc độ lấy mẫu 64 GSPS Trình xem phổ động Trình xem quang phổ Bộ dựng DSP cho FPGA Intel Hỗ trợ Bộ công cụ phát triển FPGA Intel® Stratix® 10 AX và FPGA Intel Agilex® 9 |
Các biện pháp đối phó điện tử Thiết bị kiểm tra và đo lường Các hệ thống liên lạc |
|
| Bộ định dạng chùm tia có độ trễ thời gian | Định dạng chùm tia trễ theo thời gian kỹ thuật số cung cấp độ phân giải góc tùy ý, các chùm tia đồng thời ở các góc khác nhau và không ảnh hưởng đến chất lượng. Thiết kế này có bộ lọc lấy mẫu lại độ trễ phân đoạn tốc độ siêu mẫu trong công cụ trễ thời gian được phát triển bằng cách sử dụng công cụ thiết kế DSP Builder for Intel® FPGAs dành cho các nhà phát triển DSP. Có bốn phiên bản của cơ chế trễ thời gian để hỗ trợ bốn chùm tia đồng thời, trong đó mỗi chùm độc lập và được điều khiển riêng biệt. |
Tốc độ lấy mẫu 64 GSPS 8 Mảng phần tử RX 14 chùm với băng thông 1,6GHz Bộ lọc độ trễ phân số Đồng bộ hóa mảng theo pha RX Bộ dựng DSP cho FPGA Intel |
Mảng quét kiểu điện tử hoạt động (AESA) Radar và Sonar Giao tiếp băng rộng Thiên văn vô tuyến |
| Đồng bộ hóa nhiều thiết bị | Để giới thiệu khả năng đồng bộ hóa FPGA Intel® Direct RF, Intel đã phát triển ví dụ thiết kế đồng bộ hóa nhiều thiết bị. Thiết kế này thể hiện liên kết độ trễ xác định giữa hai nút bộ chuyển đổi analog sang kỹ thuật số (ADC) hoặc bộ chuyển đổi kỹ thuật số sang analog (DAC) bằng giao thức JESD204C subclass1, căn chỉnh độ trễ và căn chỉnh pha giữa các cổng khác nhau trong các thiết bị cục bộ và từ xa. | Tốc độ lấy mẫu 51,2 GSPS Đồng bộ hóa mảng theo pha RX và TX Kết nối FPGA xác định |
Mảng quét kiểu điện tử hoạt động (AESA) Radar và Sonar Biện pháp đối phó điện tử |
| Các tính năng băng rộng và nhanh nhẹn | Ví dụ thiết kế các tính năng băng rộng và nhanh nhẹn chứng minh khả năng nhảy tần số trong Intel® Direct RF FPGA và cách khả năng này, kết hợp với giám sát băng rộng, có thể là lợi thế đáng kể cho một số ứng dụng nhất định. | Tốc độ lấy mẫu hỗ trợ 64 GSPS Bộ thu chính băng rộng: 32GHz IBW Băng tần thứ cấp hẹp: IBW 4GHz Nhảy tần số nhanh nhẹn Lưu lượng hiệu chỉnh ADC nhanh nhẹn Đo độ trễ trong thời gian chạy Trình xem tín hiệu Bộ công cụ phát triển FPGA Intel® Stratix® 10 AX và FPGA Intel Agilex® 9 |
Hệ thống Radar Hệ thống Chiến tranh điện tử (EW) Các hệ thống liên lạc |
| Phân loại dạng sóng | Bộ công cụ Intel® FPGA AI có thể được sử dụng trong thiết kế FPGA để xử lý luồng tín hiệu analog thời gian thực. Intel đã phát triển một ví dụ phân loại dạng sóng cho thấy cách phân loại loại biến điệu tín hiệu RF bằng cách sử dụng mạng thần kinh được đào tạo đặc biệt. Tín hiệu được biến điệu analog được lấy mẫu bằng bộ chuyển đổi tích hợp analog/kỹ thuật số, duyệt qua tiền xử lý tín hiệu kỹ thuật số và được đưa vào Intel FPGA AI Suite IP, nơi thực thi suy luận mạng thần kinh. | Kênh 1x RX trên Intel® Stratix® 10 AX A-tile ở chế độ x32 tại 48 GSPS Ứng dụng nhúng sử dụng FPGA SoC với Intel FPGA AI Suite IP Phân loại tín hiệu RF thời gian thực bằng Mạng thần kinh kết hợp với Intel FPGA AI Suite IP và OpenVINO Phát trực tiếp tiền xử lý với tăng cường dữ liệu nội tuyến Bộ dữ liệu EagleNet với 7 phân loại dạng sóng: AM, FM, CW, OFDM, QPSK, Ramp, Tiếng ồn xung quanh Bộ phát triển FPGA Intel® Stratix 10® AX |
Biện pháp đối phó radar và điện tử Các hệ thống liên lạc |
Nội dung đặc sắc
Ví dụ thiết kế ứng dụng
Các ví dụ thiết kế sau đây chứa các thiết kế được tham số hóa cao với mô phỏng hoặc triển khai trong phần cứng hoạt động với bo mạch phát triển FPGA Intel®. Để biết thêm thông tin, vui lòng liên hệ Intel.
Bảng dữ liệu |
Mô tả |
Tính năng |
Ứng dụng |
Ngày Công Bố |
|---|---|---|---|---|
| Ngân hàng Bộ lọc Tổng hợp Tái thiết Hoàn hảo | Ví dụ thiết kế này chứng minh việc triển khai hiệu quả của ngân hàng bộ lọc tổng hợp, được gọi là bộ định kênh nghịch đảo. Nó cho thấy triển khai có thể tham số trong DSP Builder cho Intel FPGA có thể được điều chỉnh cho các ứng dụng người dùng cuối. Hoạt động của ngân hàng bộ lọc được hiển thị trong ứng dụng vô tuyến nhận thức, trong đó cần tái cấu trúc hoàn hảo của tín hiệu. | Tốc độ lấy mẫu: 4 GSPS Biến điệu: QPSK / 16QAM / 64QAM Tốc độ ký hiệu: 0.125 / 0.25 / 0.5 / 1.0 / 2.0 / 4.0 GSPS (hệ số roll-off: 0.15 / 0.25 / 0.5) Số kênh: 64 / 128 / 256 có thể cấu hình lại trong thời gian chạy Xử lý tần số cho ứng dụng vô tuyến nhận thức Trình xem tín hiệu Bộ phát triển FPGA Intel Agilex 7 |
Xử lý tần số cho ứng dụng vô tuyến nhận thức Bộ xử lý âm thanh và hình ảnh Rađa Hệ thống chiến tranh điện tử (EW) |
Tháng 1 năm 2024 |
| Bộ định kênh lấy mẫu quá mức với đầu vào chồng chéo không gian | Đây là một tập hợp con của bộ định kênh lấy mẫu quá mức SSR băng rộng Cấu trúc triển khai của bộ định kênh lấy mẫu quá mức có thể rất khác nhau tùy thuộc vào tỷ lệ mẫu đầu vào, số lượng kênh và số lượng mẫu chồng chéo. Trong kiến trúc này, số lượng kênh FFT là thấp, số mẫu chồng chéo ít hơn số đường dẫn song song. Các đầu vào chồng chéo xảy ra trên các đường dẫn song song, do đó có thuật ngữ 'không gian chồng chéo'. | Cấu trúc song song hiệu quả Đầu vào thực hoặc phức tạp Xung nhịp hoạt động độc lập với tốc độ lấy mẫu |
Các biện pháp đối phó điện tử Rađa Các hệ thống liên lạc |
Tháng 11 năm 2023 |
Thiết kế này có ngân hàng bộ lọc đa pha được phát triển bằng cách sử dụng DSP Builder for Intel® FPGAs, công cụ thiết kế dành cho các nhà phát triển DSP. Dữ liệu từ Bộ tạo tín hiệu trên chip được phát trực tiếp vào khối Bộ định kênh bao gồm Bộ chuyển mạch, Bộ lọc đa pha, Bộ chuyển dịch vòng và khối FFT. Đầu ra đã ghi của Bộ định kênh được tải lên máy chủ và hiển thị cho người xem, đồng thời hiển thị một số chỉ số chất lượng tín hiệu chính. Thiết kế bộ định kênh lấy mẫu quá mức bao gồm Bộ tạo tín hiệu trên chip, có thể cung cấp kích thích có thể lập trình cho hệ thống Bộ định kênh, giúp ví dụ thiết kế chạy mà không cần bộ tạo tín hiệu bên ngoài và ADC. |
Hỗ trợ tốc độ lấy mẫu: 24GSPS Hỗ trợ 256 kênh Cơ sở hạ tầng xử lý tín hiệu đa pha Chế độ xem phổ/biểu đồ phổ rộng Xem dạng sóng tên miền thời gian Đo hiệu suất RF Bộ tạo tín hiệu trên chip Bộ phát triển FPGA Intel® Agilex™ |
Biện pháp đối phó radar và điện tử Thiết bị kiểm tra và đo lường Các Hệ Thống Giao Tiếp |
Tháng 6 năm 2022 |
|
| Thiết kế ví dụ về bộ tạo chùm tia thích ứng MVDR cho thấy hiệu quả triển khai việc tạo chùm tia thích ứng trên FPGA Intel. Bộ tạo chùm tia thích ứng đạt được chất lượng tín hiệu tối ưu từ hướng mong muốn, đồng thời loại bỏ nhiễu từ hướng không mong muốn. MVDR dựa trên phương pháp Đảo ngược ma trận mẫu, trong đó trọng số của dạng chùm tia được tính toán dựa trên quan sát trực tiếp từ môi trường. | Thuật toán MVDR Mảng theo pha tuyến tính Mảng có kích thước 8 và 64 Thích ứng đa chùm tia Intel Code Builder cho giao diện lập trình ứng dụng OpenCL™ (API) Bộ phát triển FPGA Intel® Arria® 10 |
Rađa Sóng âm phản xạ Các biện pháp đối phó điện tử Các hệ thống liên lạc Mảng micrô |
Tháng 7 năm 2019 |
|
Bộ định kênh là bộ thu băng rộng rồi chia băng thông rộng thành các băng tần quan trọng riêng lẻ. Do độ lợi xử lý, có thể phát hiện tín hiệu thấp của tỷ lệ tín hiệu trên nhiễu (SNR) một cách đáng tin cậy trong các kênh con riêng lẻ. |
IP biến đổi Fourier nhanh (FFT) với tỷ lệ siêu lấy mẫu có thể lập trình được IP bộ lọc khối đa pha có thể lập trình FFT được tối ưu hóa cho các mẫu đầu vào thực Giao diện JESD204B với Thiết bị Tương tự * Bộ chuyển đổi tương tự sang số (ADC) kênh kép 3GSPS 14 bit kênh đôi (ADC) AD9208 FPGA Intel® Stratix® 10 |
Hệ thống liên lạc băng rộng Hệ thống cáp Thiết bị đo lường |
Tháng Chín, năm 2018 |
|
Thiết kế ví dụ về phân loại dạng sóng radar Intel được xây dựng để nhận dạng chữ ký micro-Doppler duy nhất của các mục tiêu khác nhau bằng cách sử dụng mô hình mạng nơ-ron tích chập (CNN). |
Phân loại micro-Doppler Nhận dạng dạng sóng radar thời gian thực Phân phối Intel dành cho bộ dụng cụ OpenVINO™ Bo mạch Bộ phát triển FPGA Intel® Arria® 10 |
Phương tiện tự động Radar giám sát cho quân sự Khoa học robot |
Tháng Sáu, năm 2018 |
|
| Tạo lập hình ảnh trong radar khẩu độ tổng hợp (SAR) | Radar khẩu độ tổng hợp (SAR) là kỹ thuật được sử dụng trong các radar hiện đại với mục đích thu về hình ảnh cảnh quan có độ phân giải cao. Intel® FPGA đang hỗ trợ công nghệ như vậy ngay cả trong điều kiện hạn chế SWaP chặt chẽ. | Tạo lập hình ảnh ấn tượng trên toàn cầu Cấu trúc mảng hiệu quả và có thể mở rộng Dấu phẩy động trên FPGA FPGA Intel® Stratix® 10 |
Radar khẩu độ tổng hợp (SAR) Sonar khẩu độ tổng hợp (SAS) |
Tháng Tư, năm 2018 |
Phân vùng ảnh được sử dụng trong nhiều ứng dụng robot tự điều hướng. Ứng dụng này để phân loại loại đối tượng mà mỗi pixel trong ảnh thuộc về. Ví dụ này thể hiện khả năng phát hiện và phân vùng các ngôi nhà thông qua hình ảnh trên cao. |
Demo phân vùng ảnh dựa trên Mini U-Net Bộ phát triển FPGA Intel® Arria® 10 Bộ dữ liệu SpaceNet Intel Distribution dành cho bộ công cụ OpenVINO |
Học sâu Điều hướng Theo dõi quang học Hình ảnh vệ tinh |
Tháng Tư, năm 2018 |
|
Ví dụ thiết kế về Bộ nhớ tần số vô tuyến kỹ thuật số Monobit thể hiện việc sử dụng bộ thu phát tốc độ cao tích hợp Intel® FPGA như một thiết bị đầu cuối băng rộng. |
Bộ thu/Bộ phát Monobit Băng thông tức thì 12.5 GHz Phối màu kỹ thuật số Bộ định kênh kỹ thuật số FPGA Intel® Stratix® 10 |
Các biện pháp đối phó điện tử Tín hiệu thông minh (COMINT/ELINT) Các hệ thống liên lạc |
Tháng Ba, năm 2017 |
|
Ví dụ về thiết kế Bảo mật Dựa trên Phân vùng trình bày một cách an toàn để gán các khóa bảo mật cho nhiều vùng từng phần được mã hóa trong Intel® FPGA. |
Bảo mật cấu hình lại một phần (PR) Hỗ trợ đồng thời cho cả khóa lập trình một lần (OTP) và khóa dự phòng bằng pin Công cụ bảo mật Qcryt Cấu hình PR từ flash EPCQ FPGA Intel® Arria® 10 với Bộ phát triển SoC |
Trung tâm dữ liệu / đa khách hàng Ôtô Liên lạc an toàn dành cho bo mạch thương mại lắp ráp sẵn (COTS) Các ứng dụng yêu cầu bảo mật nhiều cấp |
Tháng Ba, năm 2017 |
|
| Doppler xung | Ví dụ thiết kế này thể hiện quá trình xử lý Doppler xung. Trong ứng dụng radar điển hình có yêu cầu tính toán và xác định các tần số Doppler. Điều này được thực hiện bằng cách tính toán FFT qua nhiều xung radar nhất quán. Do mô hình ghi/đọc sẵn có của bộ nhớ động nên hoạt động chuyển hướng góc không hiệu quả. Thiết kế này cho thấy cách giảm thiểu tắc nghẽn thông lượng do chuyển hướng góc. |
Triển khai chuyển hướng góc hiệu quả Dấu phẩy tĩnh và Dấu phẩy động Ví dụ về FFT cho Doppler xung |
Các biện pháp đối phó điện tử Rađa |
Tháng Mười, năm 2016 |
| Thiết kế tham chiếu này bao gồm việc tạo ra tín hiệu nhiễu Gaussian băng rộng bằng cách tiếp cận đa pha. Việc xử lý tín hiệu tiếp theo cho phép bạn chỉ nhập các dải quang phổ mong muốn với độ rộng được xác định tùy chỉnh cho mỗi dải. | Nguồn nhiễu Gaussian băng rộng - 2.5 GHz Khối lọc kỹ thuật số Độ phân giải quang phổ nhỏ < 2.5 MHz Kiểm soát độ rộng và dải tần động Xử lý dấu phẩy động trong FPGA FPGA Intel® Arria® 10 AD9162 - Bộ chuyển đổi kỹ thuật số sang tương tự (DAC) 5GSPS với giao diện JESD204B |
Các biện pháp đối phó điện tử Rađa Các hệ thống liên lạc Mô phỏng tăng tốc phần cứng |
Tháng Sáu, năm 2016 | |
Bản demo tạo chùm tia FFT đồng thời tạo ra nhiều chùm tia để lọc không gian. Điều này mang đến hiệu suất tốt hơn, là yêu cầu thiết yếu đối với các hệ thống thời gian thực. |
IP FFT với tỷ lệ siêu lấy mẫu có thể lập trình được Tạo chùm tia FFT nhắm đến mảng tuyến tính Tạo chùm tia FFT nhắm đến mảng phẳng |
Rađa Phóng xạ học Thiên văn vô tuyến |
Tháng 5, 2016 |
|
Ví dụ thiết kế về Trình quy hoạch phân rã QR là một cài đặt có thể tham số hóa được thiết kế để giải quyết các kích thước ma trận khác nhau. Thuật toán dựa trên QR có sự ổn định tốt về mặt số học và có thể giải các hệ phương trình có dạng hình chữ nhật, được xác định quá mức. Thuật toán là một trong những thiết kế tham chiếu dấu phẩy động phức tạp đầu tiên nêu bật tính khả thi và hiệu suất của IP dấu phẩy động trên FPGA. |
Trình giải hệ phương trình tuyến tính IP có thể tham số hóa và có thể mở rộng Tăng tốc thông lượng Hiệu suất Nguồn điện Dấu phẩy động |
Thuật toán STAP cho radar và sonar Bộ tạo chùm tia thích ứng Máy tính khoa học Lọc thích ứng |
Tháng tư năm 2014 |
|
| Bộ lọc Kalman mở rộng (EKF) được triển khai trên SoC Cyclone® V. Nó sử dụng một cách hiệu quả kiến trúc kết hợp, trong đó một phần của thuật toán được giảm tải cho kết cấu FPGA để tăng hiệu suất tổng thể của hệ thống và giảm tải bộ xử lý Arm*. | Ma trận IP đồng xử lý Tăng gấp đôi hiệu suất hệ thống CPU† FPGA nhỏ gọn SoC Cyclone V |
Radear và sonar Hướng dẫn và điều khiển Cảm biến điều hướng quán tính Cảm biến nhiệt hạch Điều khiển động cơ |
Tháng Hai, năm 2014 |
|
| Quy hoạch tuyến tính với Phân rã Cholesky | Ví dụ thiết kế về Trình quy hoạch phân rã Cholesky là một cài đặt có thể tham số hóa được thiết kế để giải quyết các kích thước ma trận khác nhau. Thuật toán dựa trên Cholesky có thể giải quyết trường hợp riêng của hệ phương trình có dạng vuông, hiệu quả hơn các thuật toán khác như QR. Thuật toán là một trong những ví dụ thiết kế dấu phẩy động đầu tiên nêu bật tính khả thi và hiệu suất của IP dấu phẩy động FPGA trên |
Trình giải hệ phương trình tuyến tính IP có thể tham số hóa và có thể mở rộng Tăng tốc thông lượng Hiệu suất Nguồn điện Dấu phẩy động |
Thuật toán STAP cho radar và sonar Bộ tạo chùm tia thích ứng Máy tính khoa học Lọc thích ứng |
Tháng Hai, năm 2014 |
Ví dụ thiết kế về tạo chùm tia có độ trễ thời gian được triển khai trong Bộ phát triển Stratix V DSP.
Độ trễ thời gian thực đạt được thông qua bộ lọc độ trễ phân đoạn với độ phân giải nhỏ tùy ý. Ví dụ thiết kế bao gồm một hệ thống radar truyền - phát xung đơn giản nhưng đầy đủ với 32 phần tử mảng theo pha.
|
Tạo chùm tia băng rộng Góc đổi hướng bất kỳ Thiết kế có thể mở rộng |
Mảng quét kiểu điện tử hoạt động (AESA) Radar, Sonar Kính thiên văn vô tuyến với mảng theo pha Các biện pháp đối phó điện tử |
Tháng Hai, năm 2014 |
|
| Với một radar xung điển hình, Nén xung sẽ thực hiện tương quan giữa tín hiệu nhận được với dạng sóng đã biết để tăng độ phân giải phạm vi và SNR. Ví dụ thiết kế này trình bày kỹ thuật Nén xung với kỹ thuật Chồng chéo và Lưu. | Tăng độ phân giải phạm vi radar xung Tăng phát hiện SNR Tích chập nhanh dựa trên FFT |
Các biện pháp đối phó điện tử Rađa |
Tháng 12 năm 2013 |
Lưu trữ video
Phân vùng ảnh SpaceNet*
Phân đoạn ảnh vệ tinh để phân loại loại đối tượng mà mỗi pixel trong ảnh thuộc về. Ví dụ này cho thấy khả năng phát hiện và phân đoạn các ngôi nhà từ hình ảnh trên cao được triển khai trên Intel® FPGA.
Thiết kế theo mô hình
DSP Builder cho Intel® FPGA là công cụ dựa trên mô hình để tổng hợp các khối xử lý DSP và IP vào FPGA. Video này cho thấy luồng thiết kế DSP điển hình và cách luồng dựa trên DSP Builder cung cấp nâng cao năng suất tuyệt vời cho các nhà thiết kế hệ thống.
Phân loại dạng sóng radar
Một trong những tác vụ phổ biến trong các ứng dụng quốc phòng là trích xuất các tham số và phân loại dạng sóng. Trong video này, chúng tôi sẽ chỉ ra cách Intel® FPGA được sử dụng để thực hiện phân loại đối tượng trong radar bằng cách sử dụng trả lại tín hiệu micro-Doppler.