Trung tâm Hỗ trợ Phát triển Bo mạch và Quản lý I/O
Tài liệu, Đào tạo và Công cụ để lập kế hoạch và ký kết I/O sớm
Phần mềm Intel® Quartus® Prime có các công cụ quản lý I/O để lập kế hoạch I/O sớm và đăng xuất.
Trong khi lập kế hoạch chân I/O, hãy chuẩn bị thiết kế Intel FPGA của bạn để tích hợp PCB.
- Tạo các mô hình dấu vết bảng "nhận biết bo mạch" trong phần mềm Quartus Prime để lấy số liệu toàn vẹn tín hiệu I/O hoặc tạo mô hình IBIS/HSPICE để mô phỏng trong các công cụ mô phỏng tính toàn vẹn tín hiệu của bên thứ ba.
- Xuất sơ đồ chân I/O để tạo các ký hiệu sơ đồ tùy chỉnh để sử dụng trong các công cụ chụp sơ đồ phổ biến.
Bảng 1. Tài liệu quản lý I/O
Tài nguyên |
Phiên bản phần mềm | Mô tả |
---|---|---|
Pro và Standard | Thông tin thời gian I/O rất quan trọng để phân tích sớm trong giai đoạn thiết kế bo mạch PCB. Tạo các tham số thời gian để giúp bạn điều chỉnh ngân sách thời gian của thiết kế, xem xét các tiêu chuẩn I/O và vị trí ghim. |
|
Quản lý I/O | Pro | Chương này của Sổ tay phiên bản Intel Quartus Prime Pro và Intel Quartus Prime Standard Edition thảo luận về quy trình lập kế hoạch I/O Intel FPGA, nêu chi tiết cách thức và thời điểm sử dụng nhiều công cụ lập kế hoạch I/O như công cụ lập kế hoạch pin. Nó mô tả cách tạo các tệp HDL cấp cao nhất bằng cách sử dụng quy trình lập kế hoạch I / O sớm của công cụ lập kế hoạch ghim với các siêu chức năng tùy chỉnh. Nó mô tả phương pháp luận cho các bài tập và phân tích I/O, đồng thời thảo luận về phân tích thời gian I/O nâng cao với các mô hình dấu vết bo mạch trong Intel Quartus phần mềm Prime Pro Edition và Intel Quartus Prime Standard Edition. |
Quản lý I/O | Tiêu chuẩn | |
Phân tích và tối ưu hóa nhiễu chuyển mạch đồng thời (SSN) | Tiêu chuẩn | Chương này của Sổ tay phiên bản tiêu chuẩn Intel Quartus Prime giải thích cách sử dụng công cụ phân tích và tối ưu hóa SSN trong phần mềm Prime Standard Edition 9.0 trở Intel Quartus lên. Nó thảo luận về quy trình công cụ và giải thích những gì cần thiết để thực hiện phân tích SSN chính xác trong thiết kế Intel FPGA của bạn. Nó cũng mô tả các kỹ thuật và cài đặt tối ưu hóa SSN phần mềm Prime Standard Edition Intel Quartus. |
Bảng 2. Đào tạo và trình diễn quản lý I/O
Tài nguyên |
Phiên bản phần mềm | Mô tả |
---|---|---|
Sử dụng phần mềm Intel® Quartus® Prime Standard Edition: Giới thiệu |
Tiêu chuẩn | Bạn sẽ học cách sử dụng phần mềm Prime Standard Edition Intel® Quartus® để phát triển một thiết kế Intel FPGA. Bạn sẽ tạo một dự án mới, thực hiện cài đặt người dùng và phân công, biên dịch, mô phỏng và định cấu hình thiết bị của mình để xem thiết kế hoạt động trong hệ thống.
|
Thiết kế hệ thống I/O nhanh chóng & dễ dàng với công cụ vẽ thiết kế giao diện | Pro | Trong khóa đào tạo này, hãy tìm hiểu về Công cụ lập kế hoạch giao diện, trước đây được gọi là BluePrint, một công cụ dễ sử dụng trong phần mềm Intel® Quartus® Prime Pro Edition sử dụng sức mạnh của Fitter để tạo sơ đồ tầng hợp pháp trong vài phút. Đảm bảo gán vị trí hợp pháp cho từng giao diện thay vì từng chân để rút ngắn chu trình lập kế hoạch I/O.
|
Phân tích phân công I/O | Không áp dụng | Xem minh họa nhanh về các công cụ gán I/O của phần mềm Quartus II. Bạn sẽ học cách sử dụng các tính năng của Công cụ lập kế hoạch giao diện có trong phần mềm Prime Pro Edition Intel Quartus.
|
Bảng 3. Tài liệu thiết kế PCB
Tài liệu có sẵn cho các công cụ PCB của bên thứ ba
Hướng dẫn sử dụng | Phiên bản phần mềm | Mô tả |
---|---|---|
Hỗ trợ Công cụ Thiết kế Bảng Cadence | Pro | Mô tả sự hỗ trợ cho các công cụ thiết kế PCB của bên thứ ba tùy chọn của Siemens, EDA và Cadence*. Cũng bao gồm thông tin về phân tích và mô phỏng tính toàn vẹn tín hiệu với Mô hình HSPICE và IBIS. |
Hỗ trợ Công cụ Thiết kế Bảng Cadence | Tiêu chuẩn | |
Hỗ trợ công cụ thiết kế PCB Siemens EDA | Pro | Phần mềm I/O Designer của Mentor Graphics* cho phép bạn tận dụng toàn bộ quy trình thiết kế, tạo, chỉnh sửa và chú thích ngược của biểu tượng FPGA được hỗ trợ bởi các công cụ Đồ họa Mentor*. |
Hỗ trợ công cụ thiết kế Mentor Graphics* PCB | Tiêu chuẩn | |
Quản lý chân I/O thiết bị | Pro | Chương này mô tả việc lập kế hoạch và gán các chân I/O hiệu quả trong thiết bị mục tiêu của bạn. Xem xét các tiêu chuẩn I/O, quy tắc vị trí chân cắm và đặc điểm PCB của bạn sớm trong giai đoạn thiết kế. |
Quản lý chân I/O thiết bị | Tiêu chuẩn | |
Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho Thiết bị | Không áp dụng | Tổng quan ngắn gọn về các tab công cụ PDN 2.0 dành riêng cho thiết bị cho tất cả các thiết bị. |
Cố vấn thiết kế bo mạch tốc độ cao cho PDN | Không áp dụng |
Tài liệu này chứa hướng dẫn từng bước và danh sách kiểm tra các hướng dẫn thực hành tốt nhất để thiết kế và xem xét mạng lưới phân phối điện (PDN). |
AN 224: Hướng dẫn bố trí bo mạch tốc độ cao | Không áp dụng | Bao gồm thông tin và đề xuất để thiết kế và bố trí bo mạch tốc độ cao với Intel FPGAs. |
Sổ tay thiết bị bộ nhớ ngoài, Chương 5, Thiết kế bo mạch tốc độ cao | Không áp dụng | Cung cấp thông tin chung về thiết kế bo mạch tốc độ cao. |
Bảng 4. Tài nguyên thiết kế PCB
Tài nguyên |
Phiên bản phần mềm | Mô tả |
---|---|---|
Không áp dụng | Công cụ thiết kế mạng phân phối điện (PDN) dễ sử dụng là một công cụ đồ họa được sử dụng với tất cả các FPGAs của Intel® để tối ưu hóa PDN cấp bo mạch. Mục đích của PDN cấp bo mạch là phân phối điện và dòng điện hồi từ mô-đun điều chỉnh điện áp (VRM) đến các nguồn điện FPGA, đồng thời hỗ trợ tính toàn vẹn tín hiệu thu phát tối ưu và hiệu suất FPGA. |
Bảng 5. Tài nguyên toàn vẹn tín hiệu cấp bo mạch
Tài nguyên sẵn có để phân tích tính toàn vẹn tín hiệu cấp bo mạch
Tài nguyên |
Phiên bản phần mềm | Mô tả |
---|---|---|
Phân tích tính toàn vẹn tín hiệu bằng các công cụ của bên thứ ba | Pro | Với tốc độ hoạt động ngày càng tăng của các giao diện trong thiết kế FPGA truyền thống, biên độ toàn vẹn thời gian và tín hiệu giữa FPGA và các thiết bị khác trên bo mạch phải nằm trong thông số kỹ thuật và dung sai trước khi xây dựng PCB. |
Phân tích tính toàn vẹn tín hiệu bằng các công cụ của bên thứ ba | Tiêu chuẩn | |
Lựa chọn mô hình I/O: IBIS hoặc HSPICE | Pro | Phần mềm Intel® Quartus® Prime có thể xuất hai loại mô hình I / O khác nhau hữu ích cho các tình huống mô phỏng khác nhau, mô hình IBIS và mô hình HSPICE. |
Lựa chọn mô hình I/O: IBIS hoặc HSPICE | Tiêu chuẩn |
Bảng 6. Phân tích tính toàn vẹn tín hiệu
Khóa đào tạo phân tích toàn vẹn tín hiệu
Tài nguyên |
Phiên bản phần mềm | Mô tả |
---|---|---|
Mô phỏng kênh SerDes với mô hình IBIS-AMI | Pro và Standard | Trong khóa đào tạo này, bạn sẽ tìm hiểu về nhu cầu mô phỏng và phân tích tính toàn vẹn tín hiệu chính xác khi thiết kế PCB tốc độ cao sử dụng bộ thu phát Intel® FPGA.
|
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.