Bạn có thể sử dụng lệnh create_clock tạo đồng hồ tại bất kỳ thanh ghi, cổng hoặc chân nào. Bạn có thể sáng tạo từng chiếc đồng hồ với những đặc điểm riêng. Danh sách sau hiển thị lệnh create_clock các tùy chọn sẵn có:
create_clock -period <period value> [-name <clock name>] [-waveform <edge list>] [-add] <clock objects>
Bảng 1 mô tả các tùy chọn cho create_clock lệnh.
Bảng 1. Mô tả tùy chọn cho Create_clock lệnh
Tùy chọn |
Mô tả |
---|---|
Giá trị < theo thời gian> |
Chỉ định khoảng thời gian đồng hồ. Bạn cũng có thể chỉ định tần số là -period <number>MHz. (1) |
-tên <clock> |
Tên của đồng hồ cụ thể, ví dụ, sysclock. Nếu bạn không xác định tên đồng hồ, tên đồng hồ sẽ giống với nút mà nó được chỉ định. |
-waveform <ge> |
Chỉ định các cạnh tăng và giảm biên của đồng hồ. Danh sách cạnh xen kẽ giữa biên tăng và biên phân vị. Ví dụ: khoảng thời gian 10 ns trong đó cạnh tăng đầu tiên xảy ra ở mức 0 ns và cạnh phân vị đầu tiên xảy ra ở mức 5 ns sẽ được viết là dạng sóng {0 5}. Sự khác biệt phải nằm trong vòng một đơn vị thời gian và biên tăng phải đến trước cạnh mùa thu. Danh sách cạnh mặc định là {0 <>/2}, hoặc chu kỳ công suất 50%. |
-thêm |
Cho phép bạn chỉ định nhiều hơn một đồng hồ với cùng một cổng hoặc chân. |
< các đối tượng> |
Chỉ định cổng hoặc (các) chân mà bài tập áp dụng. Nếu các đối tượng nguồn không được chỉ định, đồng hồ là đồng hồ ảo. |
Lưu ý:
- Đơn vị thời gian mặc định trong Bộ phân tích Thời gian là nano giây (ns).
Đồng hồ được định nghĩa với lệnh create_clock có giá trị độ trễ nguồn mặc định là không. Bộ phân tích Thời gian sẽ tự động tính độ trễ mạng của đồng hồ cho các đồng hồ không ảo.
Sáng tạo đồng hồ 100MHz
Ví dụ này cho thấy cách tạo một đồng hồ 10 ns với chu kỳ công suất 50%, trong đó cạnh tăng đầu tiên xảy ra ở 0 ns được áp dụng cho clk cổng.
create_clock -period 10 -waveform { 0 5 } clk
Đồng hồ 100MHz được chuyển sang sáng tạo đồng hồ 90 độ
Ví dụ này cho thấy cách tạo một đồng hồ 10 ns với chu kỳ công suất 50% được chuyển pha bằng 90 độ áp dụng cho hệ clk_sys.
create_clock -period 10 -waveform { 2.5 7.5 } clk_sys