Ví dụ thiết kế bộ nhớ AXI demo

Ví dụ thiết kế này thể hiện giao diện thụ động CHẶTCHẶT* AXI*-3 trên một thành phần bộ nhớ tùy chỉnh Verilog đơn giản dành cho hệ thống Qsys. Bạn có thể sử dụng ví dụ này làm cơ sở cho giao diện thụ động AXI tùy chỉnh của riêng bạn. Thành phần này cũng bao gồm giao diện Avalon® Streaming (Avalon-ST) tùy chọn và giao diện Avalon® Memory-Mapped (Avalon-MM) , thể hiện cách sử dụng nhiều tiêu chuẩn giao diện trong một thành phần.

Sổ tay Quartus® II sử dụng ví dụ này để minh họa quá trình đóng gói một thành phần sở hữu trí tuệ (IP) với Trình chỉnh sửa thành phần và các lệnh Tcl phần cứng tùy chỉnh. Bạn có thể sử dụng các tệp HDL trong ví dụ này để giúp bạn tìm hiểu cách sử dụng Trình chỉnh sửa thành phần để tạo tệp Tcl phần cứng đơn giản (_hw.tcl) của riêng bạn, như mô tả trong chương Tạo Qsys Components (PDF). Bạn cũng có thể tham khảo tệp _hw.tcl được bao gồm để xem cách sử dụng nâng cao các lệnh Tcl phần cứng, bao gồm các tham số đi kèm, gọi lại xác thực và gọi lại boration để tùy chỉnh giao diện tham số hóa trong Qsys và giao diện hiện tại là tùy chọn. Để biết chi tiết về lệnh Tcl phần cứng, hãy tham khảo Chương Tham khảo Giao diện Thành phần Tcl (PDF).

Để biết thêm thông tin về việc sử dụng Qsys để tạo một hệ thống bao gồm các thành phần tùy chỉnh, hãy tham khảo chương Tạo hệ thống với Qsys (PDF) trong Sổ tay Quartus II.

Sử dụng ví dụ thiết kế này

Tải xuống tệp demo_axi3_memory.zip và giải nén nội dung. Ví dụ thiết kế này yêu cầu Altera® Hoàn chỉnh Bộ thiết kế (ACDS) v13.0 trở lên.

Tệp ZIP bao gồm các tệp thành phần IP sau trong thư mục con /ip:

• Các tệp thiết kế demo_axi_memory.sv và single_clock_ram.sv

• Tệp Tcl phần cứng tùy demo_axi_memory_hw.tcl để đóng gói thành phần cho Qsys
• Một tệp gói SystemVerilog được sử dụng để tạo tin nhắn trong đầu ra mô phỏng, /verification_lib/verbosity_pkg.sv (cũng có thể được tìm thấy trong thư mục cài đặt phần mềm Quartus II là /ip/altera/sopc_builder_ip/verification/lib/verbosity_pkg.sv)

Để sử dụng thành phần này trong hệ thống Qsys của riêng bạn, sao chép thư mục con /ip từ tệp ZIP được trích xuất vào thư mục dự án Quartus II của bạn. Khi bạn tạo hoặc mở hệ thống Qsys trong dự án, Qsys phát hiện thành phần IP trong thư mục con /ip và thêm thành phần vào danh sách trong phần Dự án của Thư viện ,trong danh mục Bộ điều khiển Bộ nhớ và Bộ nhớ/Trên Chip.

Tệp ZIP cũng chứa các tệp sau để mô phỏng thành phần độc lập, trong thư mục con /ip/mô phỏng:

• Tệp kiểm tra tb_mem.sv
• Một lệnh run_sim.tcl thực hiện mô phỏng trong Mentor Graphics® ModelSim* với tệp mem.do để hiển thị dạng sóng cho thấy hoạt động của thành phần

Để chạy mô phỏng trong ModelSim, đặt thư mục làm việc của bạn thành thư mục con /ip/mô phỏng từ tệp ZIP đã giải nén. Nguồn loại run_sim.tcl.

Ngoài ra, tệp ZIP chứa các tệp phần mềm Quartus II sau:

• Một thử nghiệm hệ thống Qsys đơn giản.qsys để minh họa sự khởi tạo của thành phần trong hệ thống Qsys
• Một tập tin dự án phần mềm Quartus II giả để bạn có thể tạo và biên dịch hệ thống Qsys thử nghiệm: test.qpf, test.qsf, test.sdc

Để xem thành phần được khởi tạo như một phần của hệ thống Qsys thử nghiệm, mở tệp dự án test.qpf trong phần mềm Quartus II và mở tệp test.qsys trong Qsys. Nhấp đúp vào thành phần trong cột Tên hoặc Mô tả của tab Nội dung Hệ thống (hoặc nhấp chuột phải vào thành phần và chọn Chỉnhsửa ) để xem trình chỉnh sửa tham số.

Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®.

Chi tiết thiết kế

Ví dụ về thành phần Qsys bao gồm các giao diện sau:

Giao diện thụ động AXI-3

Giao diện phụ thuộc AXI là một giao diện được ánh xạ bộ nhớ thành một khối bộ nhớ trên chip. Giao diện này nhằm mục đích được điều khiển bởi giao diện chính AXI Avalon-MM, có thể ghi vào và đọc từ khối bộ nhớ. Các tham số chỉ định độ rộng tín hiệu ID AXI, độ rộng địa chỉ phụ và độ rộng dữ liệu.

Giao diện Avalon-ST

Khi bạn khởi tạo thành phần này trong Qsys, bạn có thể chọn bật hoặc tắt giao diện nguồn Avalon-ST tùy chọn. Giao diện này được lấy cảm hứng từ các ứng dụng điện thoại, trong đó các âm (DTMF, bận rộn, giai điệu quay số, ringback, v.v.) tất cả được lưu trữ dưới dạng các luồng byte lặp lại có thể được chuyển đổi khi cần thiết sang một cổng cụ thể. Cổng Avalon-ST cung cấp một luồng như vậy, được xác định bởi địa chỉ bắt đầu, địa chỉ dừng và dữ liệu được lưu trữ trong RAM giữa hai địa chỉ đó, bao gồm chung. Các từ được xuất theo thứ tự từ địa chỉ bắt đầu đến địa chỉ dừng; mỗi từ đầu ra MSB trước. Phiên bản demo này giả định địa chỉ dừng lớn hơn địa chỉ bắt đầu.

Ví dụ: xem xét các nội dung bộ nhớ sau:
địa chỉ bắt đầu: 0xbeef_0742
0xdace_32f7
địa chỉ dừng: 0xb0de_13ef
Luồng byte kết quả sẽ là: be-ef-07-42-da-ce-32-f7-b0-de-13-ef-be-ef-07 ...

Giao diện CSR Avalon-MM

Giao diện Avalon-MM là giao diện đăng ký trạng thái và điều khiển (CSR) đơn giản, để kiểm soát cổng truyền phát trực tiếp mô tả ở trên. Giao diện này chỉ được yêu cầu khi giao diện Avalon-ST được bật và bị vô hiệu hóa khi giao diện Avalon-ST bị vô hiệu hóa. Các tham số chỉ định Avalon® rộng địa chỉ phụ và độ rộng dữ liệu.

Thanh ghi điều khiển nằm trong một phạm vi địa chỉ riêng biệt với phạm vi địa chỉ của bộ nhớ và địa chỉ cơ sở của chúng có thể được chỉ định ở bất cứ đâu thuận tiện trong bản đồ bộ nhớ hệ thống. Bảng sau liệt kê mục đích cho mỗi thanh ghi điều khiển:

Trình chỉnh sửa tham số Qsys

Ảnh chụp màn hình sau cho thấy giao diện người dùng của trình soạn tham số cho thành phần Bộ nhớ AXI demo trong Qsys.