Ví dụ này mô tả thiết kế RAM hai cổng thực sự, đồng bộ 64 bit x 8 bit với bất kỳ sự kết hợp nào của các hoạt động đọc hoặc ghi độc lập trong cùng chu kỳ đồng hồ trong VHDL. Đơn vị thiết kế tự động chuyển đổi giữa các hoạt động đọc và ghi với đầu vào cho phép ghi của cổng tương ứng. Các công cụ tổng hợp có thể phát hiện các thiết kế RAM trong mã HDL và tự động suy ra các siêu chức năng altsyncram hoặc altdpram tùy thuộc vào kiến trúc thiết bị mục tiêu.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu thiết kế Intel®.
Bảng 1. RAM hai cổng thực với danh sách cổng đồng hồ duy nhất
Tên cổng |
Loại |
Mô tả |
---|---|---|
dataa[7:0], datab[7:0] |
Nhập |
Đầu vào dữ liệu 8 bit của cổng A và cổng B |
addr_a[5:0], addr_b[5:0] |
Nhập |
Đầu vào địa chỉ 6 bit của cổng A và cổng B |
we_a, we_b |
Nhập |
Ghi cho phép đầu vào của cổng A và cổng B |
Clk |
Nhập |
Đầu vào đồng hồ |
q_a[7:0], q_b[7:0] |
Ra |
Đầu ra dữ liệu 8 bit của cổng A và cổng B |