VHDL: RAM hai cổng thực sự với một đồng hồ duy nhất

author-image

Bởi

Ví dụ này mô tả thiết kế RAM hai cổng thực sự, đồng bộ 64 bit x 8 bit với bất kỳ sự kết hợp nào của các hoạt động đọc hoặc ghi độc lập trong cùng chu kỳ đồng hồ trong VHDL. Đơn vị thiết kế tự động chuyển đổi giữa các hoạt động đọc và ghi với đầu vào cho phép ghi của cổng tương ứng. Các công cụ tổng hợp có thể phát hiện các thiết kế RAM trong mã HDL và tự động suy ra các siêu chức năng altsyncram hoặc altdpram tùy thuộc vào kiến trúc thiết bị mục tiêu.

Hình 1. RAM hai cổng thực với biểu đồ cấp cao nhất một đồng hồ.

Tải xuống các tệp được sử dụng trong ví dụ này:

Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu thiết kế Intel®.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.