Ví dụ này mô tả thiết kế hệ số nhân có chữ ký 8 bit trong VHDL. Các công cụ tổng hợp phát hiện các thiết kế nhân trong mã HDL và suy lpm_mult năng lớn.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel® Design Example.
Bảng 1. Danh sách cổng nhân đã ký
| Mô tả loại | tên | cổng |
|---|---|---|
| a[7:0], b[7:0] | Nhập | Đầu vào dữ liệu 8-bit cho đơn vị nhân |
| kết quả[15:0] | Ra | Đầu ra dữ liệu 16-bit của đơn vị nhân |