VHDL: ROM hai cổng

author-image

Bởi

Ví dụ này mô tả thiết kế ROM hai cổng 256 bit x 8 bit với hai cổng địa chỉ để hoạt động đọc trong VHDL. Các công cụ tổng hợp có thể phát hiện các thiết kế ROM trong mã HDL và tự động suy ra altsyncram hoặc các lpm_rom năng lớn tùy thuộc vào kiến trúc thiết bị mục tiêu.

Hình 1. Biểu đồ rom hai cổng cấp cao nhất.

Tải xuống các tệp được sử dụng trong ví dụ này:

Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel® Design Example.

Bảng 1. Danh sách cổng ROM hai cổng

Mô tả loại tên cổng
addr_a[7:0], addr_b[7:0] Nhập Đầu vào địa chỉ đọc 8 bit cho cổng A và cổng B
Clk Nhập Đầu vào đồng hồ
q_a[7:0], q_b[7:0] Ra Đầu ra dữ liệu 8 bit cho cổng A và cổng B

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.