Các ví dụ sau cung cấp hướng dẫn triển khai các chức năng bằng Verilog HDL. Để biết thêm thông tin về hỗ trợ Verilog, vui lòng tham Intel® Quartus® Trợ giúp Phần mềm Prime.
Để biết thêm ví dụ về thiết kế Verilog cho các thiết bị Intel, hãy tham khảo chương phong cách mã hóa HDL được đề xuất trong hướng dẫn sử dụng Intel Quartus Prime Software. Bạn cũng có thể truy cập các ví dụ HDL Verilog từ các mẫu ngôn ngữ trong phần Intel Quartus Prime.
Chức năng truyền thông Verilog
Chức năng số học Verilog
Các chức năng I/O và Bus Verilog
Chức năng Xử lý tín hiệu kỹ thuật số Verilog (DSP)
- Mẫu HDL Verilog để suy luận các Khối DSP Stratix III và IV FPGAs
- Đạt được lợi ích thống nhất trong cặp IFFT+FFT dấu rào đơn vị
- Tải lại hệ số cho Trình biên dịch FIR
- FFT với chiều dài chuyển đổi 32K điểm
- Hệ số nhân đã ký với I/O đã đăng ký
- Trình bổ sung hệ số nhân đã ký
- Hệ số nhân chưa được ký
- Multipier-Accumulator chưa được ký
Cách sử dụng ví dụ HDL Verilog
Intel cung cấp các ví dụ thiết kế Verilog HDL như các tệp thực thi có thể tải xuống hoặc được hiển thị dưới dạng văn bản trong trình duyệt web của bạn. Chọn liên kết tệp thực thi để tải tệp xuống ổ cứng của bạn. Để sử dụng các ví dụ về Verilog HDL được hiển thị dưới dạng văn bản trong phần mềm Intel Quartus Prime của bạn, hãy sao chép và dán văn bản từ trình duyệt web của bạn vào Trình chỉnh sửa văn bản. Đảm bảo rằng tên tệp của tệp thiết kế Verilog HDL (.v) tương ứng với tên thực thể trong ví dụ. Ví dụ: nếu tên thực thể là myram, hãy lưu tệp dưới dạng myram.v.