Ví dụ đơn giản này cho thấy cách tạo tức thì bộ đệm ba trạng thái trong Verilog HDL bằng cách sử dụng từ khóa bufif1. Loại đầu ra là tri. Bộ đệm được lập tức bởi bufif1 với tên thay đổi b1.
Để biết thêm thông tin về việc sử dụng ví dụ này trong dự án của bạn, hãy tham khảo phần Cách sử dụng các ví dụ Verilog HDL trên trang web Verilog.
tristate.v
mô-đun Tristate (in, oe, out);
đầu vào, oe;
đầu ra;
tri out;
bufif1 b1(out, in, oe);
nội bộ
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.