VHDL: Chuyển đổi giá trị lục phân thành vector logic tiêu chuẩn

Ví dụ này hướng dẫn cách chuyển đổi giá trị lục phân thành std_logic_vector. Nó được hiển thị trong cả VHDL '87 (IEEE Std 1076-1987) và VHDL '93 (IEEE Std 1076-1993). Để biết thêm thông tin về việc sử dụng ví dụ này trong dự án của bạn, hãy tham khảo phần cách sử dụng các ví dụ VHDL trên trang web VHDL.

hex.vhd

IEEE THƯ VIỆN;
SỬ DỤNG ieee.std_logic_1164.ALL;
SỬ DỤNG ieee.std_logic_arith. TẤT CẢ;

ENTITY HEX IS
        PORT(D: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
Hex END;

ARCHITECTURE a OF hex IS BEGIN - Dòng sau đây sẽ chuyển đổi giá trị hex - thành STD_LOGIC_VECTOR
trong 
VHDL '87.

    D(7 DOWNTO 0) <= to_stdlogicvector(x"FC");
    
-- Dòng sau sẽ hoạt động trong VHDL '93 (tiêu chuẩn cho 
phép - chuyển đổi này ngụ ý).
-- D <= x"FC"
END a;