Tổng quan
Thiết kế tham chiếu Trình diễn Phần cứng Ethernet 10 Gbps của chúng tôi cung cấp một cách nhanh chóng để triển khai thiết kế dựa trên Ethernet 10 Gbps (10GbE) của bạn trong một Intel® FPGA và quan sát lưu lượng mạng trực tiếp chạy qua các phần khác nhau của hệ thống. Thiết kế này cũng giúp bạn xác minh hoạt động hệ thống dựa trên 10GbE của mình với chức năng bộ điều khiển truy cập phương tiện 10GbE (MAC) và mô-đun quang có thể cắm 10GbE SFP+ tiêu chuẩn hoặc lắp ráp cáp đồng kết hợp trực tiếp SFP+. MAC 10GbE được UNH-IOL xác nhận.
Thiết kế tham chiếu được xây dựng với chức năng Intel FPGA IP 10GbE MAC và XAUI PHY của chúng tôi với bốn bộ thu phát nối tiếp 3.125 gigabit (Gb) trong một Intel FPGA để triển khai một cổng XAUI 10GbE. Cổng XAUI được chuyển đổi trong thẻ lửng tốc độ cao XAUI sang SFP+ (từ Terasic) sang Ethernet nối tiếp 10 Gbps, cung cấp giao diện mạng thông qua mô-đun cắm quang SFP+ chi phí thấp hoặc lắp ráp cáp kết hợp trực tiếp SFP+.
Thiết kế tham chiếu này chứng minh hoạt động của chức năng 10GbE MAC Intel FPGA IP lên đến hiệu suất tốc độ dây tối đa với giao diện SFP+ chi phí thấp trong nhiều cấu hình phần cứng loopback, như được hiển thị trong Hình 1.
Tính năng
- Trưng bày một phiên bản của chức năng 10GbE MAC và XAUI PHY Intel FPGA IP hỗ trợ các hoạt động 10GbE ở chế độ XAUI và với mô-đun quang SFP+ hoặc giao diện đồng chi phí thấp. Để biết thêm thông tin thêm về 10GbE MAC và XAUI PHY Intel FPGA IP, hãy tham khảo Hướng dẫn Sử dụng Chức năng Intel FPGA IP Ethernet 10 Gbps (PDF) và Hướng dẫn Sử dụng Lõi PHY IP Thu phát (PDF).
- Vòng lặp hệ thống tại các điểm khác nhau trong đường dẫn dữ liệu điều khiển, kiểm tra và giám sát các hoạt động 10GbE.
- Vòng lặp A: loopback cục bộ giao diện XGMII
- Vòng lặp B: vòng lặp cục bộ FPGA dẫn tiếp vào trung tâm vật lý nối tiếp (PMA)
- Vòng lặp C: Broadcom BCM8727 XGXS loopback
- Vòng lặp D: Vòng lặp nối tiếp Broadcom BCM8727 PMA
- Vòng lặp E: Vòng lặp cáp quang SFP+ ngoài
- Kiểm tra ngẫu nhiên ngẫu nhiên tuần tự với số lượng gói tin, loại dữ liệu tải trọng và kích thước tải trọng tuần tự cho mỗi lần tăng tốc. Một bộ tạo trình tự nhị phân ngẫu nhiên ngẫu nhiên (PRBS) tạo ra loại dữ liệu tải trọng theo từng gia số cố định hoặc theo trình tự ngẫu nhiên.
- Thống kê gói tin cho bộ tạo và màn hình PRBS, máy phát MAC (TX) và máy thu (RX).
- Phân loại gói độ dài khung khác nhau do MAC truyền và nhận.
- Đo thông lượng cho lưu lượng mà màn hình lưu lượng nhận được.
- Giao diện người dùng Bảng điều khiển Hệ thống dựa trên Tcl cho phép bạn tự động kiểm soát thử nghiệm và định cấu hình và giám sát bất kỳ thanh ghi nào trong thiết kế tham chiếu này.
Công nghệ Intel FPGA hành
- Stratix® IV GX FPGA
- Chức năng Intel FPGA IP MAC Ethernet 10 Gbps
- Chức năng Intel FPGA IP XAUI PHY
- Avalon® nối hệ thống
Yêu cầu về phần cứng
Yêu cầu về phần mềm
Phần mềm Quartus® II phiên bản 11.0 với các tính năng sau:
Bo mạch XAUI kép đến SFP+ HSMC có sẵn từ Terasic.