Ví dụ thiết kế này là một bộ chuyển đổi analog-sang kỹ thuật số có độ chính xác cao, tiết kiệm chi phí (ADC) thường được sử dụng trong các ứng dụng không dây và âm thanh, bao gồm hai khối chính: bộ điều biến analog và bộ lọc kỹ thuật số. Bộ điều biến analog qua các mẫu và chuyển đổi tín hiệu analog thành một luồng bit. Sau đó, bộ lọc kỹ thuật số chuyển đổi luồng nối tiếp thành số kỹ thuật số bằng cách giảm hiệu suất.
Ví dụ thiết kế này cho thấy một cách hiệu quả và tiết kiệm chi phí để triển khai bộ lọc giảm giá kỹ thuật số với phương pháp phân vùng nhiều giai đoạn và sử dụng tính năng ghép kênh phân chia thời gian (TDM) trong DSP Builder Advanced Blockset để đạt được cả hiệu suất tốc độ cao và việc sử dụng tài nguyên thấp.
Hình 1 cho thấy biểu đồ khối của Sigma-Delta ADC với bộ điều biến analog được mô hình hóa bằng một khối Simulink và bộ lọc giảm giá kỹ thuật số (được triển khai với khối DSP Builder).
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh bởi và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®.
Kỹ thuật
Bảng 1 liệt kê các thông số kỹ thuật được sử dụng để thiết kế bộ lọc decimation kỹ thuật số.
Bảng 1. Thông số kỹ thuật của Bộ lọc decimation kỹ thuật số
Thông số bộ lọc giảm giá kỹ thuật số |
Giá trị |
|---|---|
Số lượng kênh |
8 |
Hệ số thay đổi tỷ lệ giảm giá |
64 |
Tốc độ mẫu đầu vào |
3,072 Mbps |
Tốc độ mẫu đầu ra (fs) |
48 KHz |
Độ rộng dữ liệu đầu ra |
16 |
Tần số dải tần chuyển |
0,423 fs |
Tần số dải tần dừng |
0,5 fs |
Passband Ripple |
0,04 dB |
Tốc độ đồng hồ |
24,576 MHz |
Dòng thiết bị |
Cyclone® III |
Liên kết liên quan
Để biết thêm thông tin về các tính năng liên quan được sử dụng trong ví dụ thiết kế này trong dự án của bạn, hãy truy cập: