Nios® II xử lý có Bộ quản lý Bộ nhớ

Được đề xuất cho:

  • Thiết bị: Stratix® IV GX, Cyclone® III

  • Quartus®: v13.0-v14.1

author-image

Bởi

Ví dụ thiết kế này chỉ bao gồm thiết kế phần cứng để sử dụng với hệ điều hành tương thích hỗ trợ đơn vị quản lý bộ nhớ (MMU). Phần cứng bao gồm lõi Nios® II/f với MMU được kích hoạt với vector đặt lại trỏ đến bộ nhớ flash và vector ngoại lệ chỉ vào bộ nhớ DDR3.

Bạn có thể sử dụng thiết kế này như một điểm khởi đầu để xây dựng hệ thống bộ xử lý Nios® II mềm hỗ trợ MMU của riêng bạn. Thiết kế này hỗ trợ các bộ Intel® FPGA phát triển sau:

Thông số kỹ thuật thiết kế phần cứng

  • Nios® II/f lõi với mô-đun gỡ lỗi JTAG
  • Bộ điều khiển DDR3 SDRAM
  • Giao diện bộ nhớ flash chung (CFI)
  • Điều khiển truy cập phương tiện Ethernet tốc độ gấp ba (MAC)
  • JTAG UART
  • Bộ tính giờ hệ thống
  • Bộ tính giờ có độ phân giải cao
  • Bộ đếm hiệu năng
  • I/Os song song LED (PIOs)
  • PIOs nút nhấn
  • Thiết bị ngoại vi ID hệ thống
  • TX/RX SGDMA
  • Bộ nhớ trên chip

Sử dụng ví dụ thiết kế này

Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®.

Tải xuống các tệp zip phù hợp với bộ công cụ của bạn bên dưới.

Stratix® IV:

Cyclone® III:

Lưu ý: Cyclone® III của bạn không hỗ trợ trong ACDS phiên bản 14.0 trở lên.

Liên kết liên quan

Để biết thêm thông tin, bạn cũng có thể tham khảo các liên kết dưới đây:

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.