Giao thức giao diện cho phép kết nối chip-to-chip, bo mạch với bo mạch hoặc hộp-to-box trong các thiết kế hệ thống. Các giải pháp sở hữu trí tuệ (IP) giao thức từ Intel FPGA và các đối tác của chúng tôi đáp ứng nhu cầu của một loạt các ứng dụng và tận dụng các bộ thu phát tích hợp trong các thiết bị FPGA và ASIC của chúng tôi. Các giải pháp giao thức giao diện được cung cấp dưới dạng các lõi IP có thể tin cậy và thiết kế tham chiếu cũng như các ví dụ thiết kế và siêu chức năng không tốn phí.
Truy cập phần Giao thức Bộ thu phát của chúng tôi để tìm hiểu thêm về các bộ thu phát tích hợp và các giải pháp giao thức giao diện hỗ trợ của chúng.
Các thiết kế nhắm mục tiêu Intel MAX thiết bị FPGA 10 tuổi và bộ công cụ phát triển của nó có sẵn trong cửa hàng Thiết kế mới.
| Ví dụ thiết | kế Bộ phát | triển mục tiêu thiết bị | được hỗ trợ Qsys Phiên | bản Quartus II tương thích |
|---|---|---|---|---|
Mở rộng chân GPIO bằng giao diện bus I2C trong MAX II CPPLD: AN 494 (PDF) |
MAX II | - | - | - |
| MAX II | - | - | - | |
| MAX II | - | - | 10 | |
Thiết bị SDIO Ghép kênh MAX II được tạo MAX II: AN 509 (PDF) |
MAX II | - | - | - |
| Cyclone III | Bộ phát triển hệ thống nhúng Intel FPGA, phiên bản Cyclone III | - | 9.1 | |
RapidIO: Máy chủ bảo trì cho Cầu nối tác nhân bảo trì hệ thống |
- | - | - | Tất cả |
Giao diện ngoại vi nối tiếp (SPI) máy chủ MAX II CPPLD: AN 485 (PDF) |
MAX II | - | - | 7.2 |
| MAX II | MDN-B2 | - | - | |
| MAX II | - | - | - | |
| MAX II | - | - | 10 | |
| MAX II | MDN-B2 | - | 7.2 |