ID bài viết: 000099265 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/12/2024

Tại sao HPS EMAC MDIO không hoạt động khi được định tuyến đến FPGA IO trên các thiết kế Agilex™ 5?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do sự cố trong Phần mềm Quartus™ Prime Pro Edition phiên bản 24.1, khi được định tuyến sang FPGA IO, HPS EMAC MDIO không hoạt động như mong đợi đối với các thiết kế nhắm mục tiêu đến thiết bị Agilex™ 5.

Bạn sẽ có thể định tuyến MDIO đến FPGA IO trong Platform Designer và tạo thiết kế mà không gặp lỗi, nhưng đầu vào và đầu ra thực tế sẽ luôn là 0.

Độ phân giải

Một bản vá có sẵn để khắc phục sự cố này cho Phần mềm Quartus® Prime Pro Edition phiên bản 24.1. Tải xuống và cài đặt Patch 0.19 từ các liên kết sau:

Probl em nàyđã được sửa trong bản phát hành trong tương lai của phiên bản phần mềm Quartus™ Prime Pro Edition phiên bản 24.2 và các phiên bản mới hơn..

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.