ID bài viết: 000099113 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 27/06/2024

Những Macro mô phỏng nhanh nào được ghi lại cho IP cứng F-Tile Agilex™ 7?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    KDB này nêu chi tiết những tiến bộ gần đây trong phát triển vĩ mô để cải thiện tốc độ mô phỏng cho các IP Ethernet F-Tile Agilex™ 7. Mục đích của nó là làm rõ các macro cụ thể áp dụng cho các IP khác nhau và khả năng tương thích của chúng với các phiên bản khác nhau của Phần mềm Quartus® Prime Pro Edition.

    Các Macro khác đã được nêu chi tiết trong tài liệu, tập lệnh ip hoặc ví dụ thiết kế hiện có sẽ tiếp tục được sử dụng như hiện tại. Trong bất kỳ trường hợp nào khác, bạn không nên chủ động thêm chúng vào thiết kế của mình.

    Độ phân giải

    Tài liệu này cung cấp một cái nhìn tổng quan mở rộng, hiển thị các macro áp dụng cho mỗi IP. Điều này sẽ giúp bạn nhanh chóng xác định macro thích hợp cho nhu cầu mô phỏng của bạn.

    Macro mô phỏng nhanh cho IP cứng F-Tile Agilex™ 7

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    Intel® Agilex™ Chuỗi I FPGAs và SoC FPGAs
    Bộ phát triển FPGA Intel® Agilex™ Chuỗi F
    Bộ phát triển Intel® Agilex™ Chuỗi I

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.