ID bài viết: 000099103 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 13/06/2024

Lỗi (11193): Cổng đầu ra "OUTCLK[<number>]" của "CMU_FPLL" không thể kết nối với cổng PLD "I[<number>]" của "IO_OUTPUT_BUFFER" cho nút "<pin name="">".</pin></number></number>

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.3 đến 23.3, bạn sẽ thấy lỗi này khi đầu ra xung nhịp của FPLL được kết nối với chân đầu ra bằng các tiêu chuẩn I / O 2.5 V, 3.0-V LVTTL hoặc 3.0-V LVCMOS trong các thiết bị Arria® 10 và Cyclone® 10 GX.

Độ phân giải

Sự cố này đã được khắc phục bắt đầu từ phiên bản phần mềm Quartus® Prime Pro Edition phiên bản 23.4

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.