ID bài viết: 000099078 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/11/2024

Tại sao các chân đầu ra của tôi không được nhận dạng trong Công cụ lập kế hoạch chân Quartus® sau khi Phân tích & Tổng hợp?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.3 trở lên, tín hiệu đầu ra mà không cần gán dây trong Verilog HDL không được Công cụ lập kế hoạch chân nhận dạng sau khi Phân tích & Tổng hợp. Trong các phiên bản trước của Phần mềm Quartus® Prime Pro Edition, không cần gán dây.

    Độ phân giải

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành Phần mềm Quartus® Prime Pro Edition trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.