ID bài viết: 000099074 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 19/06/2025

Tại sao ss_cold_rst_ack_n không xác nhận trong vòng 1ms sau khi xác nhận ss_cold_rst_n cho sự kết hợp giữa cấu hình AN/LT và không phải AN/LT trong Hệ thống con Ethernet FPGA IP, mô phỏng biến thể F-Tile với Phần mềm Quartus® Prime Pro Edit...

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 24.1, đối với các cấu hình liên quan đến sự kết hợp giữa cấu trúc liên kết ANLT và không phải ANLT (ví dụ: Port0 - 100G_4 (AN = 1), Port4 - 10G_1 (AN = 0), Port5 - 25G_1 (AN = 1), v.v.), khi ss_cold_rst_n được khẳng định, ss_cold_rst_ack_n không khẳng định ngay cả sau 1ms trong Hệ thống con Ethernet FPGA mô phỏng IP. Điều này xảy ra mặc dù công tắc INTC_SIM_AN_LT_ENABLE đã được xác định, vì phiên bản phần sụn (fw_version) không được tải đúng cách.

Độ phân giải

Sự cố này dự kiến sẽ được khắc phục trong bản phát hành tương lai của Phần mềm Quartus® Prime Pro Edition.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

Intel® Agilex™ Chuỗi I FPGAs và SoC FPGAs
FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.