Lỗi này nói rằng bộ lắp không thể đặt 1 SM_HSSI_PLD_CHNL_DP hoặc 1 IPFLUXTOP_UXTOP_WRAP và xảy ra do tắc nghẽn tài nguyên xung nhịp được chia sẻ giữa đồng hồ HSSI đến lõi của ngân hàng thu phát GTS góc và một số chân từ ngân hàng HVIO liền kề.
Trong kiến trúc Agilex™ 5, mỗi kênh trong ngân hàng thu phát GTS có 4 bộ ghép kênh có thể đi qua bất kỳ đầu ra xung nhịp tx_clkout, tx_clkout2, rx_clkout và rx_clkout2 nào đến kết cấu lõi. Nếu tất cả 4 đầu ra xung nhịp này được bật, thì tất cả 4 bộ ghép kênh sẽ được sử dụng và do đó không còn bộ ghép kênh khả dụng nào.
Các bộ ghép kênh này cũng được chia sẻ với một số chân nhất định từ các ngân hàng HVIO liền kề, cụ thể là các chân PLL Refclk 1 và PLL Refclk 2, các chân SourceSync Clk1 và SourceSync Clk2, và cả đầu ra IOPLL của ngân hàng HVIO.
Vấn đề phát sinh khi cả 4 đầu ra xung nhịp thu phát đều được bật và 1 hoặc nhiều chân HVIO được liệt kê ở trên cũng được sử dụng. Điều này có nghĩa là 5 dòng đồng hồ trở lên được bật và chỉ có 4 muxes có sẵn, do đó gây ra vấn đề tắc nghẽn này.
Vấn đề này chỉ ảnh hưởng đến các ngân hàng thu phát GTS liền kề trực tiếp với ngân hàng HVIO.
Đây là một hạn chế của thiết bị; Do đó, không có cách khắc phục.
Cách duy nhất để giải quyết vấn đề này là giới hạn việc sử dụng mux xuống còn 4, bằng cách giảm xung nhịp thu phát xuống đầu ra lõi hoặc sử dụng một chân HVIO khác hoặc một ngân hàng HVIO khác.