ID bài viết: 000098719 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 15/11/2024

Tại sao tôi gặp lỗi đóng định thời khi biên dịch Thiết kế mẫu EMIF Agilex™ 7 M Series cho DDR5?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    External Memory Interfaces (EMIF) IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong Phần mềm Quartus® Prime Pro Edition phiên bản 24.1, khi biên dịch Thiết kế mẫu EMIF Agilex™ 7 M Series cho DDR5, bạn sẽ gặp phải các Vi phạm Trợ lý thiết kế sau:

CDC-50012 - Nhiều miền đồng hồ điều khiển chuỗi đồng bộ hóa

TMC-20027 - Bộ lọc bộ sưu tập phù hợp với nhiều loại

Những vi phạm này dẫn đến lỗi đóng định thời được thấy trong Trình phân tích Thời gian.

Độ phân giải

Các lỗi đóng thời gian do các Vi phạm Trợ lý Thiết kế này có thể được bỏ qua và sẽ được cập nhật trong bản phát hành sau của Quartus®.

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.