Thực thể "cpriphy_ftile_wrapper" khởi tạo thực thể không xác định "ex_24G_simple_model". Điều này có thể khiến thông tin IP được tạo không đầy đủ.

Tùy chọn mô hình lõi IP đơn giản hóa trong mô phỏng (Chỉ hỗ trợ 24G không phải FEC) hỗ trợ:

1. Tần số PLL hệ thống: 805,664062 MHz
2. Bật đầu ra xung nhịp CDR không được chọn
3. Tần số tham chiếu PMA: 184,32MHz
4. Chọn thiết kế: Phiên bản đơn của lõi IP

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.4 trở về trước, các cấu hình khác ngoài cấu hình được liệt kê khi tùy chọn mô hình lõi IP đơn giản hóa trong mô phỏng (Chỉ hỗ trợ 24G không phải FEC) sẽ vượt qua quá trình tạo thiết kế mẫu IP mà không có lỗi, tuy nhiên quá trình biên dịch Quartus® sẽ thất bại với các lỗi trỏ đến cấu hình bất hợp pháp của các mục được liệt kê.

Sự cố này được khắc phục bắt đầu với Phần mềm Quartus® Prime Pro Edition phiên bản 24.1.