ID bài viết: 000098665 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/05/2025

Tại sao thanh ghi đầu vào không được đăng ký trong các chân đầu vào âm, rx_in[*](n) của siêu hàm ALTLVDS_RX?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Standard Edition phiên bản 23.1 trở về trước, bạn có thể thấy rằng thanh ghi đầu vào không được đăng ký trong các chân đầu vào âm của ALTLVDS_RX megafunction, rx_in[*](n).

Điều này là do các thuộc tính tổng hợp "LVDS_RX_REGISTER=LOW" và "LVDS_RX_REGISTER=HIGH" không được gán cho thanh ghi trong giao diện máy thu tín hiệu vi sai điện áp thấp (LVDS).

Độ phân giải

Để khắc phục sự cố, thêm các bài tập sau trong tệp cài đặt Quartus® (.qsf):

set_instance_assignment -name LVDS_RX_REGISTER LOW -to "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_l_reg"
set_instance_assignment -name LVDS_RX_REGISTER HIGH -to "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_h_reg"

Sự cố này hiện đang được lên kế hoạch để được khắc phục trong bản phát hành trong tương lai của Phần mềm Quartus® Prime Standard Edition.

Các sản phẩm liên quan

Bài viết này áp dụng cho 11 sản phẩm

FPGA Intel® Cyclone® 10 LP
CPLD MAX® V
FPGA Arria® V GZ
FPGA Cyclone® V và FPGA SoC
FPGA Stratix® IV
FPGA Intel® Arria® 10 và FPGA SoC
CPLD MAX® II
FPGA Arria® II
FPGA Cyclone® IV
FPGA Intel® MAX® 10
FPGA Stratix® V

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.