Sự cố quan trọng
Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 24.1, IP FPGA Bộ điều hợp HPS GMII sang RGMII không hoạt động cho các thiết kế nhắm mục tiêu đến Agilex™ 5.
Bạn có thể quan sát thấy Bộ điều hợp HPS GMII sang RGMII FPGA đầu ra IP luôn bị kẹt về 0 và/hoặc PHY không nhận được bất kỳ gói nào từ FPGA IO. Sự cố này xảy ra khi HPS XGMAC được chuyển sang FPGA IO bằng cách sử dụng HPS GMII để RGMII điều hợp FPGA IP.
Một bản vá có sẵn để khắc phục sự cố này cho Phần mềm Quartus® Prime Pro Edition phiên bản 24.1. Tải xuống và cài đặt Patch 0.19 từ các liên kết sau:
- Phần mềm Quartus™ Prime Pro Edition v24.1 Bản vá 0.19 cho Windows (.exe)
- Phần mềm Quartus™ Prime Pro Edition v24.1 Bản vá 0.19 cho Linux (.run)
- Readme cho Phần mềm Quartus™ Prime Pro Edition v24.1 Bản vá 0.19 (.txt)
Các bản vá lỗi sẽ cho phép HPS GMII đến RGMII Adapter FPGA IP để thực hiện truyền mạng cơ bản ở tốc độ liên kết 10Mbps/100Mbps. Tốc độ 1Gbps không được hỗ trợ trong bản vá này.
Ngoài ra, đối với HĐH Linux, bạn phải sửa đổi mô tả Cây thiết bị Linux trong thư mục <linux-socfpga>/arch/arm64/boot/dts/intel/socfpga_agilex5_socdk.dts> để chỉ định chế độ mac là "gmii" cho phiên bản EMAC đang được sử dụng với các chân IO FPGA. Trong ví dụ dưới đây, HPS gmac1 được chọn để định tuyến đến FPGA IO:
&gmac1 {
trạng thái = "ổn";
chế độ phy = "rgmii-id";
chế độ mac = "gmii";
phy-handle = <&emac1_phy0>;
kích thước khung tối đa = <9000>;
mdio0 {
#address ô = <1>;
#size ô = <0>;
tương thích = "SNPS, DWMAC-MDIO";
emac1_phy0: ethernet-phy@0 {
reg = <0>;
};
};
};
Sự cố này dự kiến sẽ được khắc phục trong bản phát hành tương lai của Phần mềm Quartus® Prime Pro Edition.
Hướng dẫn Sử dụng IP Thiết bị Ngoại vi Nhúng
Cập nhật cho Bộ thiết kế Quartus® Prime: 24.1
ID Nội dung Ấn phẩm: 683130
Chương: Bộ điều hợp HPS GMII sang RGMII Intel FPGA IP